ID de l'article: 000086807 Type de contenu: Dépannage Dernière révision: 24/05/2021

xmelab : *F,SAHARASTS : directive d’échelle de temps manquante sur un ou plusieurs modules.

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Stratix® 10 IP pour interfaces de mémoire externe
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 21.1 du logiciel Intel® Quartus® Prime Pro Edition, vous pouvez voir ce message d’erreur lors de la simulation de l’interface de mémoire à bande passante élevée (HBM2) Intel FPGA IP l’exemple de conception avec le simulateur Cadence* Xceayez*.

    Résolution

    Pour résoudre ce problème dans la version 21.1 du logiciel Intel® Quartus® Prime Pro Edition, suivez les étapes ci-dessous :

    1. Rendez-vous sur /sim/ed_sim/sim/xce péte/
    2. Ouvrez xcelium_setup.sh avec votre éditeur de texte préféré
    3. Localisez la ligne « USER_DEFINED_ELAB_OPTIONS » et ajoutez l’option « échelle d’échelle 1ps/1ps ». Après l’édition de xcelium_setup.sh, la ligne « USER_DEFINED_ELAB_OPTIONS » se présentera comme suit : USER_DEFINED_ELAB_OPTIONS= »-timescale 1ps/1ps »
    4. Exécuter ./xcelium_setup.sh

    Ce problème est résolu à partir de la version 21.3 du logiciel Intel® Quartus® Prime Pro Edition.

     

     

     

    Produits associés

    Cet article concerne 1 produits

    FPGA Intel® Stratix® 10 MX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.