ID de l'article: 000086840 Type de contenu: Dépannage Dernière révision: 18/01/2019

Pourquoi le temps de compilation augmente-t-il lorsque des paramètres de synchronisation avancée des E/S sont utilisés sur les Intel® Stratix® 10 périphériques ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 18.1 du logiciel Intel® Quartus® Prime Pro Edition, une augmentation des temps de compilation peut se produire lorsque des paramètres de synchronisation des E/S avancés globaux sont utilisés.

    Résolution

    Pour contourner ce problème, dans la version 18.1 du logiciel Prime Pro Edition Intel® Quartus®, appliquez les paramètres avancés de synchronisation des E/S sur une base spécifique à chaque broche.

    Une future version du logiciel Intel® Quartus® Prime Pro Edition signale une erreur lorsqu’un paramètre global avancé de synchronisation des E/S est utilisé sur les Intel® Stratix® 10 périphériques.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.