En raison d’un problème dans la version 19.2 et antérieure du logiciel Intel® Quartus® Prime Pro Edition, l’analyseur de synchronisation Intel® Quartus® Prime ignore les contraintes de synchronisation pour l’IP dur 10/Cyclone® Intel® Arria® 10 pour PCI Express* si vous avez une déclaration de génération utilisée dans votre code VHDL ou Verilog pour créer l’IP dans votre conception. Ce problème se produit parce que la déclaration générer créera un « \ » comme le chemin de hiérchisme qui n’est pas reconnu par les fichiers SDC Intel Arria 10/Cyclone 10 durs pour les fichiers PCI Express* SDC (Contrainte de conception Synopsys*).
Pour contourner ce problème, téléchargez le fichier SDC PCI Express* 10/Cyclone® 10 Intel® Arria® et remplacez le fichier altera_pci_express.sdc dans //altera_pcie_a10_hip/synthé.
Ce problème est résolu à partir de la version 19.3 du logiciel Intel® Quartus® Prime Pro Edition.