ID de l'article: 000086930 Type de contenu: Dépannage Dernière révision: 26/07/2018

Pourquoi le contrôleur Avalon de la conception de l’exemple génère-t-il une adresse d’écriture incorrecte sur l’IP Intel® Arria®10 PHYLite, ce qui entraîne une panne de la reconfiguration dynamique ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Stratix® 10 IP PHY Lite pour interfaces parallèles
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Le décalage d’adresse incorrect est généré lors de l’utilisation de l’exemple Intel® Arria® 10 PHYLite avec un contrôleur Avalon.

     

    Résolution

    Ce problème devrait être résolu dans une prochaine version du logiciel Intel Quartus® Prime.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.