Identifiant de l'article: 000086984 Type de contenu: Dépannage Dernière révision :: 07/02/2013

Arria V Hard IP pour PCI Express, échec de synchronisation du cœur IP sur les conceptions x8 de 1e génération dans la version 12.0 SP2

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Arria V Hard IP pour les variantes PCI Express IP Core 1 x8 échec de la fermeture du timing dans la version 12.0 SP2 du logiciel Quartus II.

    Solution

    Ce problème est résolu dans une version 12.1 du logiciel Quartus II.

    Produits associés

    Cet article concerne 1 Produits

    FPGA et FPGA SoC Arria® V

    Vous avez encore besoin d'aide?

    Communiquer avec l'assistance

    Avis de non-responsabilité

    1

    Toutes publications et utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.ca.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.