ID de l'article: 000086989 Type de contenu: Dépannage Dernière révision: 25/10/2011

Les fichiers linguistiques de description des limites (.bsd) pré et post-configuration générés par le logiciel Quartus II contiennent des erreurs pour Stratix V

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Langage de description des limites avant et après la configuration Fichiers(.bsd) généréspar le logiciel Quartus II contenant les erreurs de syntaxe suivantes :1. Sous PIN MAPPING, GND incorrectement apparaît dans la Stratix V Family-Specific Pins section 2. Certaines informations de la cellule de balayage des limites (BSC) ne sont pas fournies.

    Résolution

    Téléchargez une configuration correcte Stratix fichier V.bsd depuis la page d’assistance BSDL Altera sur le site Web Altera.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.