Oui, le contrôleur SDMMC sur Cyclone® SoC V et Arria® SoC V prend en charge un bus de données 8 bits pour eMMC.
Le manuel de référence technique du système de processeur dur indique de manière incorrecte la prise en charge des bus de données 1 bits et 4 bits uniquement.
Cette erreur a été corrigée dans le manuel de référence technique du système de processeur dur Cyclone V.