ID de l'article: 000087357 Type de contenu: Dépannage Dernière révision: 22/02/2018

Pourquoi la configuration du cœur de l’image de cœur de Intel® Stratix® 10 FPGA via le protocole (CvP) échoue-t-elle ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En mode CvP, lorsque vous effectuez une configuration d’image de cœur via un lien PCIe, la configuration ne peut pas être remplie avec succès. Ce problème concerne tous les Intel® Stratix® 10 FPGAs (dispositifs de production).

    Résolution

    Ce problème a été résolu dans Intel® Quartus® version 18.0 du logiciel Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.