ID de l'article: 000087477 Type de contenu: Dépannage Dernière révision: 11/10/2023

Comment accéder aux registres de l’espace de configuration de l’IP® de streaming Avalon® Intel L- et H-tile pour PCI Express* en mode port racine ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Stratix® 10 Avalon-ST
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lorsque vous utilisez l’IP de streaming Intel L- et H-tile Avalon® pour PCI Express* en mode port racine, l’interface® de reconfiguration hip doit être activée pour accéder aux registres de l’espace de configuration du port racine.

    Résolution

    Il n’est pas prévu de modifier le paramètre IP et les messages. Les utilisateurs doivent activer l’interface de reconfiguration hip en mode port racine lorsqu’ils accèdent aux registres de l’espace de configuration.

    Produits associés

    Cet article concerne 3 produits

    FPGA Intel® Stratix® 10 GX
    FPGA SoC Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 TX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.