ID de l'article: 000087495 Type de contenu: Messages d'erreur Dernière révision: 18/04/2022

Pourquoi l’exemple de conception F-Tile Ethernet Intel® FPGA Hard IP qui utilise 10GE-1 avec la variante PTP ne parvient-il pas à passer la phase de « génération de logique de support » lors de l’utilisation d’une fréquence PLL système pers...

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le logiciel Intel® Quartus® Prime Pro Edition v21.2, l’exemple de conception F-Tile Ethernet Intel® FPGA Hard IP ne parvient pas à passer la phase de « génération de logique de prise en charge » dans le logiciel Intel Quartus Prime.

    Le message d’erreur suivant se produit lors de l’utilisation de la version 10GE-1 avec la variante compatible PTP et d’une fréquence de boucle PLL (system-locked loop) personnalisée telle que 903.125 MHz :

    « Erreur (21842) : Le solveur n’a pas trouvé de solution »

    Résolution

    Pour contourner ce problème dans le logiciel Intel® Quartus® Prime Pro Edition v21.2, choisissez la fréquence PLL par défaut de 805,664062 MHz lors de l’utilisation du 10GE-1 avec la variante PTP.

     

    Ce problème est résolu à partir de la version 22.1 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7 série I

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.