ID de l'article: 000087683 Type de contenu: Messages d'erreur Dernière révision: 16/02/2023

Erreur : pcie_ed. BAR_INTERPRETER.bri_master : TRAFFIC_GEN_CHECK.control_status_slave (0x120.. 0x13f) DMA_CONTROLLER.dma_slave (0x0.. 0xfff)

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Stratix® 10 Avalon-MM
  • Hard IP+ pour PCI Express* Intel® Stratix® 10 Avalon-MM
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Cette erreur peut être constatée pendant la® génération d’exemples de conception DMA Avalon® mémoire Avalon® Intel L et H pour la génération d’exemples DMA PCI Express* avec le logiciel de conception Intel® Quartus® Prime.

     

     

    Résolution

    Pour éviter cette erreur, désélquérez l’option « Activer l’interface d’Avalon-MM Esclave » dans le paramètre Avalon-MM pour désactiver le module Bursting Slave. La conception de l’exemple DMA prend uniquement en charge le module Bursting Master, le module Read Data Mover et le module Write Data Mover activé.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.