ID de l'article: 000087813 Type de contenu: Dépannage Dernière révision: 22/03/2023

Pourquoi l’exemple de conception PCI Express de l’Avalon® P-Tile Intel® FPGA de streaming visant le Intel Agilex® 7 FPGA-il des violations minimales de la largeur des pulsations ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Exemple d'application Avalon-Streaming Hard IP pour PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 21.2 du logiciel Intel® Quartus® Prime Pro Edition et versions antérieures, il est possible que vous constatiez des violations minimales de la largeur des pulsations lors de l’utilisation de l’exemple de conception de l’IP de streaming P-Tile Avalon® Intel® FPGA pour PCI Express ciblant le Intel Agilex® 7 FPGA.

    Résolution

    Ce problème est résolu à partir du logiciel Intel® Quartus® Prime Edition 21.3.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7 série F

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.