ID de l'article: 000088638 Type de contenu: Dépannage Dernière révision: 16/12/2021

Pourquoi l’IP de streaming P-Tile Avalon® Intel® FPGA P pour IP dure PCI Express* n’utilise-t-elle pas les octets de parité de l’interface TX de streaming Avalon® ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Stratix® 10 Avalon-ST
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    L’IP de streaming P-Tile Avalon® Intel® FPGA pour IP dure PCI Express* génère automatiquement la parité des octets pour la fonction de protection de la parité des bus de données. Les octets de parité fournis sur les signaux ci-dessous ne seront pas utilisés par la Intel® FPGA IP de streaming Avalon® PCI Express* pour la fonction de protection de la parité des bus de données.

     

    Nom des signaux :

    tx_st_data_par_i

    tx_st_hdr_par_i

    tx_st_tlp_prfx_par

    Résolution

    Ces informations sont incluses dans la version 21.4 du guide de l’utilisateur de la Intel® FPGA P-Tile Avalon® streaming IP pour PCI Express*

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Agilex™ série F
    FPGA Intel® Stratix® 10 DX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.