ID de l'article: 000089948 Type de contenu: Dépannage Dernière révision: 20/03/2023

Dois-je préserver les broches de l’émetteur inutilisé d’un PLL de canal E-Tile sur le Intel® Stratix® 10 ou le FPGAs E-Tile Intel Agilex® 7 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Émetteur-récepteur natif PHY E-Tile Stratix® 10
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Non, vous n’avez pas besoin de préserver les broches de l’émetteur inutilisé d’une PLL de canal E-Tile sur le Intel® Stratix® 10 ou le Intel Agilex® 7 E-Tile FPGAs.

    Exemple : si votre conception actuelle implémente une PLL de canal E-Tile à l’emplacement 4 qui horloge les canaux E-Tile 0-3 en mode d’horloge EMIB externe, vous n’avez pas besoin de préserver les broches TX du canal 4 si ce canal était plus tard utilisé comme canal de données au lieu d’un PLL de canal.

     

     

     

    Résolution

    Ces informations seront ajoutées à une future révision du Guide de l’utilisateur de l’émetteur-récepteur E-Tile PHY.

    Produits associés

    Cet article concerne 4 produits

    FPGA et FPGA SoC Intel® Agilex™ 7 série F
    FPGA Intel® Stratix® 10 DX
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.