ID de l'article: 000091390 Type de contenu: Dépannage Dernière révision: 15/06/2023

Pourquoi l’accès à une adresse de registre invalide dans le bus de gestion AXI-Lite du Intel® FPGA IP faire suspendre le bus ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Interfaces
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 22.2 du logiciel Intel® Quartus® Prime Pro Edition, l’accès à une adresse invalide sur le bus de gestion AXI-Lite du Intel® FPGA IP MACsec entraîne la blocage du bus.

    Résolution

    Pour contourner ce problème dans le logiciel Intel® Quartus® Prime Pro Edition v22.2, ne tentez pas d’accéder aux adresses de registre invalides (non spécifiées) sur le bus AXI-Lite.
    Ce problème a été résolu à partir de la version 22.3 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7 série I

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.