En raison d’un problème dans la version 22.2 du logiciel Intel® Quartus® Prime Pro Edition, le Intel® FPGA IP Ethernet Multirate F-tile peut avoir des violations de délais sur son domaine i_reconfig_clk .
Ces violations de la confidentialité, comme le montre la contrainte de conception Synopsys (. (sdc) les rapports de synchronisation, sont généralement indiqués avec un chemin de « nœud » contenant « pld_avmm2_clk_rowclk.reg » et sont semblables au format suivant :
eth_f_dr_top_wrapper_auto_tiles|z1577a_x0_y0_n0|avmm2_21~maib_ss_lib/x0/u23_2/pld_avmm2_clk_rowclk.reg
Pour contourner ce problème, compilez la conception à l’aide de plusieurs graines jusqu’à ce qu’une graine soit trouvée.
Ce problème a été résolu à partir de la version 22.3 du logiciel Intel® Quartus® Prime Pro Edition.