ID de l'article: 000091532 Type de contenu: Errata Dernière révision: 15/06/2023

Pourquoi le Intel® FPGA IP Ethernet Multirate F-tile a-t-il des violations de délai de conservation sur son domaine i_reconfig_clk ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 22.2 du logiciel Intel® Quartus® Prime Pro Edition, le Intel® FPGA IP Ethernet Multirate F-tile peut avoir des violations de délais sur son domaine i_reconfig_clk .

    Ces violations de la confidentialité, comme le montre la contrainte de conception Synopsys (. (sdc) les rapports de synchronisation, sont généralement indiqués avec un chemin de « nœud » contenant « pld_avmm2_clk_rowclk.reg » et sont semblables au format suivant :
    eth_f_dr_top_wrapper_auto_tiles|z1577a_x0_y0_n0|avmm2_21~maib_ss_lib/x0/u23_2/pld_avmm2_clk_rowclk.reg

    Résolution

    Pour contourner ce problème, compilez la conception à l’aide de plusieurs graines jusqu’à ce qu’une graine soit trouvée.
    Ce problème a été résolu à partir de la version 22.3 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.