Identifiant de l'article: 000091740 Type de contenu: Messages d'erreur Dernière révision :: 08/04/2022

Pourquoi la compilation Intel® Quartus® Prime Pro échoue-t-elle au cours de l’étape de l’analyse et de la synthèse alors qu’aucun kit de développement n’est sélectionné dans l’exemple de conception Intel® FPGA IP F-tile SDI II avec l’activa...

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Interfaces
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 22.2 du logiciel Intel® Quartus® Prime Pro Edition, le message d’erreur suivant s’affiche pendant la compilation Intel® Quartus® Prime Pro lors de la génération de la conception par exemple F-tile SDI II Intel® FPGA IP avec L’exemple DE L’exemple DE L’ordinateur est activé et aucun kit de développement n’est sélectionné :

    • Erreur (20521) : La refclk d’entrée de l’axi4s_clk_iopll_inst|axi4s_clk_iopll|tennm_pll IOPLL est pilotée par une source illégale : une broche virtuelle. La source d’un refclk IOPLL doit être un autre IOPLL ou une broche d’entrée refclk dédiée
    Solution

    Pour contourner ce problème, lors de la sélection d’un kit de développement non dans l’exemple de conception SDI II en F-tile Intel® FPGA IP avec l’option DSI-VVP complète activée, ligne de commentaires dans les paramètres du fichier QSF (Settings File) Intel® Quartus® et recompile la conception. Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 Produits

    FPGA et FPGA SoC Intel® Agilex™

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.