En raison d’un problème dans la version 22.2 du logiciel Intel® Quartus® Prime Pro Edition ou une version antérieure, il est possible que vous voyiez cette erreur interne lors de la compilation d’une conception ciblant la famille d’appareils Intel® Stratix® 10.
L’erreur se produit dans les conceptions contenant un IOPLL Intel® FPGA IP où le refclk est attribué la norme d’E/S LVDS et où le ou les ports extclk_out sont attribués la norme différentielle d’E/SSTL 1.2-V.
Pour éviter cette erreur, changez la norme d’E/S du ou des ports extclk_out sur LVDS car le SSTL différentiel 1.2-V est une norme d’E/S non pris en charge pour les ports extclk_out .
Cette erreur interne sera convertie en un message d’erreur significatif dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.
