ID de l'article: 000092082 Type de contenu: Dépannage Dernière révision: 01/06/2023

Pourquoi Timing Analyzer désigne-t-il les horloges de périphérie négative comme des horloges en périphérie positive ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 22.2 du logiciel Intel® Quartus® Prime Pro Edition et versions antérieures, vous pouvez voir les horloges de périphérie négatives signalées par Timing Analyzer comme des horloges de périphérie positive pour les registres des cellules D’E/S. Ce problème affecte uniquement les conceptions ciblant Intel Agilex® périphériques.

    Résolution

    Pour contourner ce problème, désactivez manuellement l’emballage du registre sur tout ff doté d’une horloge invertie dans une cellule d’E/S. Par exemple :

    set_instance_assignment nom FAST_INPUT_REGISTER à <to> nom de l’entité <> DÉSACTIVÉ

    set_instance_assignment nom FAST_OUTPUT_ENABLE_REGISTER à <to> nom de l’entité <> DÉSACTIVÉ

    set_instance_assignment nom FAST_OUTPUT_REGISTER à <to> nom de l’entité <> DÉSACTIVÉ

    Ce problème est résolu à partir de la version 22.3 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.