Fichiers BSDL MAX® V

Parcourez les fichiers BSDL (Boundary-Scan Description Language) par des périphériques spécifiques et choisissez le package de périphérique approprié. Le même fichier BSDL peut être utilisé indépendamment de la vitesse ou de la température.

{"collectionRelationTags":{"relations":{"OR":["etm-C29F58D8-B31D-4109-B8FC-F6D026341F6C","etm-9A05AA22-DCA0-413D-BFCE-F341DA4FFAA5"],"EXCLUDE":["etm-f6e0d09943a943d383e81b5f64a3956c","etm-ececc448f2f54f0e87cdf5558856b275"],"AND":["etm-081db853a9a148959ca49c264f8ee5be"]},"featuredIds":[]},"collectionId":"653181","resultPerPage":50.0,"filters":[{"facetId":"@stm_10309_fr","field":"stm_10309_fr","type":"specific","basePath":"Technology","displayName":"Technology","deprecated":false,"rootFilter":"","position":0},{"facetId":"fpgadevicefamily","type":"fpgadevicefamily","deprecated":true,"name":"fpgadevicefamily","position":1},{"facetId":"lastupdated","type":"lastupdated","deprecated":true,"name":"lastupdated","position":2}],"coveoRequestHardLimit":"1000","accessDetailsPagePath":"/content/www/us/en/secure/design/internal/access-details.html","collectionGuids":["etm-081db853a9a148959ca49c264f8ee5be"],"cardView":false,"sorting":"Newest","defaultImagesPath":"/content/dam/www/public/us/en/images/uatable/default-icons","coveoMaxResults":5000,"fpgaFacetRootPaths":"{\"fpgadevicefamily\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® Programmable Devices\"],\"quartusedition\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® Quartus Software\"],\"quartusaddon\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® Quartus Software - Add-ons\"],\"fpgaplatform\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® FPGA Platforms\"]}","newWrapperPageEnabled":true,"descendingSortingForNumericalFacetsName":"[\"Intel® Quartus® Prime Pro Edition\",\"Intel® Quartus® Prime Lite Edition\",\"Intel® Quartus® Prime Standard Edition\",\"Quartus® II Subscription Edition\",\"Quartus® II Web Edition\"]","columnsConfiguration":{"idColumn":true,"dateColumn":true,"versionColumn":true,"contentTypeColumn":false,"columnsMaxSize":0},"dynamicColumnsConfiguration":[{"name":"DynamicColumn_id","type":"id","gtv":"ID","width":60,"selected":true},{"name":"DynamicColumn_date","type":"date","gtv":"Date","width":60,"selected":true},{"name":"DynamicColumn_version","type":"version","gtv":"Version","width":135,"selected":true}],"updateCollateralMetadataEnabled":true}

Remarque :

1 Les fichiers BSDL sont la syntaxe vérifiée utilisant ces outils :

  • JTAG Technologies
  • ASSET Intertech - Agilent Technologies
  • Corelis
  • Goepel électronique
  • Systèmes Temento

Pour plus d’informations sur les tests d’analyse des limites, reportez-vous aux liens Documents connexes sur la prise en charge d’Intel® FPGA BSDL.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.