Configuration parallèle passive rapide
Les ressources de configuration du parallèle passif rapide (FPP) fournissent des instructions et des outils pour vous aider dans votre conception FPGA.
Méthodes de configuration
- Utiliser un processeur comme hôte externe
- Utiliser un CPLD série MAX® comme hôte externe
Solution embarquée
- Livre blanc Configuration du pilote logiciel MicroBlasterTM FPP
- Pilote logiciel portable utilisé pour configurer un Intel FPGA via une interface FPP.
- Le pilote logiciel MicroBlaster FPP (ZIP) est destiné à une configuration parallèle passive rapide intégrée.
Guide de l’utilisateur
- Guide de l’utilisateur du chargeur Flash parallèle Intel® FPGA IP
- Procédé de programmation de dispositifs de mémoire flash CFI via l’interface JTAG et la logique pour contrôler la configuration du dispositif de mémoire flash au Intel FPGA.
Conception de référence
- Livre blanc Contrôleur de configuration série MAX utilisant la mémoire Flash
- Utiliser un CPLD MAX ou MAX® II comme contrôleur de configuration pour configurer Intel FPGAs à partir de la mémoire flash.
- Conception de référence de code source (ZIP) du contrôleur de configuration de la mémoire flash dans Verilog et VHDL.
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.