Configuration par l’intermédiaire du protocole
La configuration via le protocole (CvP) est un schéma de configuration qui vous permet de configurer la matrice FPGA via l’interface PCI Express (PCIe*) pour 14 NM Intel® Stratix® 10 FPGAs, 20 nm Intel® Arria® 10 FPGAs, et 28 nm Arria® V et Stratix® V FPGAs. La propriété intellectuelle (IP) pcie autonome permet au noyau PCIe intégré de fonctionner avant que le FPGA ne soit entièrement configuré. Cela permet aux FPGA de répondre facilement à l’exigence de temps de réveil PCIe.
Tableau 1. Documentation et ressources du CVP
Documentation des ressources |
Désignation des marchandises |
|---|---|
| Guide de l’utilisateur de la configuration de l’appareil Intel Agilex® 7 via protocole (CvP) | Ce document décrit le schéma de configuration CvP pour la famille d’appareils Intel Agilex 7. |
| Guide de l’utilisateur de la configuration d’Intel® Stratix® 10 via protocole (CvP) | Ce document décrit le schéma de configuration CvP pour la famille d’appareils Intel Stratix 10. |
| Intel® Arria® 10 CvP initialisation et reconfiguration partielle sur PCI Express guide de l’utilisateur | Ce guide de l’utilisateur discute des modes, des topologies, des caractéristiques, des considérations de conception, et du logiciel pour CvP dans des FPGAs de 20 nanomètre. |
| Configuration via l’implémentation du protocole (CvP) dans le guide d’utilisation des appareils FPGA de la série V | Ce guide de l’utilisateur traite des modes, des topologies, des caractéristiques, des considérations de conception et des logiciels pour CvP. |
| Configuration FPGA via un livre blanc de protocole | Ce livre blanc décrit comment CvP aide votre système à répondre à l’exigence de temps de réveil PCIe dans 28 NM FPGA. |
Pilote et outils |
|
| Configuration via protocole (CvP) - Code de pilote logiciel (périphériques 14 nm et 10 nm) | Il s’agit du code pour un pilote Linux * open source pour configurer le cœur d’un FPGA via CvP. Vous pouvez utiliser ce code open source comme référence lors de l’écriture de votre propre pilote, ou personnaliser ce pilote pour effectuer des opérations CvP sur votre système. Reportez-vous au Guide de l’utilisateur de la configuration des appareils Intel® Agilex™ via le protocole (CvP) ou au Guide de l’utilisateur de la mise en œuvre de la configuration d’Intel® Stratix® 10 via protocole (CvP) pour plus de détails sur la prise en charge des pilotes CvP. |
| Configuration via le protocole (CvP) - Code de pilote logiciel (périphériques de 28 nm et de 20 nm) | C’est le code pour un pilote Linux open-source pour configurer le noyau d’un FPGA via CvP. Vous pouvez utiliser ce code open source comme référence lors de l’écriture de votre propre pilote, ou personnaliser ce pilote pour effectuer des opérations CvP sur votre système. |
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.