Utilitaire de résolution des problèmes de configuration FPGA

Quel est votre problème de configuration ?

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées selon la configuration recommandée dans le manuel de périphérique. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération.

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Répercussions sur la stratégie
Pour la programmation EPCS directe par le câble de programmation AS, vérifiez l’alimentation du câble de programmation et l’interface au périphérique EPCS. Le programmeur Quartus® II ne pourra pas lire/écrire des informations de/vers le périphérique EPCS si le bloc d’alimentation ou l’interface n’est pas stable.

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    La densité EPCS (par exemple EPCS64 ou EPCS128) que vous utilisiez lorsque ce problème a été rencontré

    Une description du moment où l’échec a commencé à se produire et des symptômes d’échec. Par exemple, la programmation EPCS a commencé à échouer au début ou à la fin du cycle de programmation.

    Une capture d’écran des signaux nCS, DCLK et ASDO sondés à l’extrémité FPGA

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont attachées au réglage MSEL correct selon le manuel de l’appareil

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

    Toutes les spécifications de synchronisation sont respectées

    Le périphérique flash pris en charge est utilisé

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Répercussions sur la stratégie
Téléchargez la dernière version du logiciel Quartus® II. Régénérez le fichier de programmation et reconfigurez le FPGA ou reprogrammez et vérifiez l’éclair à l’aide du nouveau fichier de programmation Le dernier logiciel Quartus II pourrait avoir le correctif de bogue
Vérifiez l’intégrité du signal des signaux de ligne/bus DCLK et DATA Le bruit au niveau des lignes/bus interrompra le processus de configuration et entraînera une corruption des données. Si les données sont endommagées pendant la configuration, le FPGA détecte l’erreur de configuration et tire la broche nSTATUS bas
Activez l’option INIT_DONE dans le logiciel Quartus II et vérifiez la broche INIT_DONE pour vous assurer que l’appareil quitte l’étape d’initialisation Si INIT_DONE reste faible après que la broche CONF_DONE est libérée haut, le périphérique ne parvient pas à quitter l’étape d’initialisation. Si l’option CLKUSR est activée, assurez-vous que des cycles d’horloge suffisants ont été fournis par la broche CLKUSR comme indiqué dans le manuel de périphérique, autrement le périphérique ne quittera pas l’étape d’initialisation. Si INIT_DONE est élevé après que la broche CONF_DONE est libérée haute, l’appareil est entré avec succès en mode utilisateur.

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux nCONFIG, nSTATUS, DCLK et DATA line/bus sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont attachées au VCC ou à la terre. Ne laissez pas les broches MSEL flottantes.

    Les broches nCE, nCONFIG, nSTATUS CONF_DONE et les broches JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées selon la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Répercussions sur la stratégie
Téléchargez la dernière version du logiciel Quartus® II. Régénérez le fichier de programmation et reconfigurez le FPGA à l’aide du nouveau fichier de programmation. Le dernier logiciel Quartus II pourrait avoir le correctif de bogue.
Vérifiez l’intégrité du signal des signaux JTAG dédiés Le bruit dans les lignes/bus interrompra le processus de configuration et entraînera une corruption des données. Si les données sont corrompues pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS bas.
Assurez-vous que les broches nCONFIG et nSTATUS ont été libérées haut avant que l’auto-détection ou l’instruction de programme soit exécutée dans le programmeur Quartus II Si les broches nCONFIG et nSTATUS ne sont pas libérées haut, le périphérique est toujours dans l’état de réinitialisation ou le périphérique n’est pas mis sous tension correctement. Par conséquent, l’appareil n’est pas prêt à recevoir une instruction JTAG, y compris l’instruction de vérification d’identité sur silicium
Vérifiez le contact du câble de programmation avec l’appareil cible Si la connexion entre le câble de programmation et le périphérique cible n’est pas stable, la corruption du signal/des données entre les deux périphériques fera en sorte que le FPGA ne recevra pas l’instruction JTAG valide de l’hôte

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez et le message d’erreur sont apparus dans la fenêtre du message lorsque ce problème s’est produit

    Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Quel schéma de configuration utilisez-vous ?

Série passive (PS)

    Liste de contrôle

    Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au réglage PS correct selon le manuel de l’appareil

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

    Assurez-vous que toutes les spécifications de synchronisation sont respectées

    Stratégies de débogage

    Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

    Implications de la stratégie Activez l’option INIT_DONE dans le logiciel Quartus® II et vérifiez la broche INIT_DONE pour vous assurer que le périphérique quitte l’étape d’initialisation Si INIT_DONE reste faible après que la broche CONF_DONE est libérée haut, le périphérique ne parvient pas à quitter l’étape d’initialisation. Si l’option CLRUSR est activée, assurez-vous que des cycles d’horloge suffisants ont été fournis par la broche CLKUSR comme indiqué dans le manuel de périphérique, autrement le périphérique ne quittera pas l’étape d’initialisation. Si INIT_DONE est élevé après que la broche CONF_DONE est libérée haute, l’appareil est entré avec succès en mode utilisateur. Si CONF_DONE ne va pas haut, sondez les signaux DCLK et DATA. Observez les deux signaux après que le bouton de démarrage est cliqué sur le programmeur Quartus II Si les deux signaux restent faibles, l’instruction du programme n’a pas été émise correctement au FPGA.

    Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux nCONFIG, nSTATUS, DCLK et DATA sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

JTAG

  • Liste de contrôle
  • Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.
  • Les broches MSEL sont attachées au VCC ou à la terre. Ne laissez pas les broches MSEL flottantes.

    Les broches nCE, nCONFIG, nSTATUS, CONF_DONE et JTAG dédiées (TCK, TMS, TDO, TDI) sont liées à des résistances pull-up / pull-down selon la configuration recommandée dans le manuel de l’appareil

    Les broches nCE, nCONFIG, nSTATUS, CONF_DONE et JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées selon la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

    Assurez-vous que toutes les spécifications de synchronisation sont respectées

  • Stratégies de débogage
  • Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.
  • Implications de la stratégie Activez l’option INIT_DONE dans le logiciel Quartus® II et vérifiez la broche INIT_DONE pour vous assurer que le périphérique quitte l’étape d’initialisation Si INIT_DONE reste faible après que la broche CONF_DONE est libérée haute, le périphérique ne parvient pas à quitter l’étape d’initialisation. Si l’option CLRUSR est activée, assurez-vous que des cycles d’horloge suffisants ont été fournis par la broche CLKUSR comme indiqué dans le manuel de périphérique, autrement le périphérique ne quittera pas l’étape d’initialisation. Si INIT_DONE est élevé après que la broche CONF_DONE est libérée haute, l’appareil est entré avec succès en mode utilisateur. Si CONF_DONE ne va pas haut, sondez aux signaux TDO, TDI et TCK Si le signal TDI reste bas tandis que le signal TDO bascule pendant la configuration, cela signifie que les données de configuration ne passent pas par le registre de chaîne de balayage JTAG pour configurer les bits CRAM correctement. Cela pourrait être dû au fait que l’instruction du programme JTAG n’est pas émise correctement à la FPGA.
  • Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :
  • La version du logiciel Quartus II que vous utilisiez et le message d’erreur sont apparus dans la fenêtre du message lorsque ce problème s’est produit

    Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux nCONFIG, nSTATUS, TDO, TDI et TCK sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

JTAG

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont attachées au VCC ou à la terre. Ne laissez pas les broches MSEL flottantes.

    Les broches nCE, nCONFIG, nSTATUS CONF_DONE et les broches JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées selon la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

    Assurez-vous que toutes les spécifications de synchronisation sont respectées

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie de stratégie

Conséquences

Téléchargez la dernière version du logiciel Quartus® II. Régénérez le fichier de programmation et reconfigurez le FPGA à l’aide du nouveau fichier de programmation.

Le dernier logiciel Quartus II pourrait avoir le correctif de bogue.

Vérifiez l’intégrité du signal des signaux JTAG dédiés

Le bruit dans les lignes/bus interrompra le processus de configuration et entraînera une corruption des données. Si les données sont corrompues pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS bas.

Assurez-vous qu’il n’y a pas de périphérique externe entraînant la broche nSTATUS

Conduire la broche nSTATUS avec un périphérique externe conduira la broche à faible inopinément et cela interrompra le processus de configuration

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez et le message d’erreur sont apparus dans la fenêtre du message lorsque ce problème s’est produit

    Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux nCONFIG, nSTATUS, TDO, TDI et TCK sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Série active (AS), parallèle actif (AP), série passive (PS), parallèle passif rapide (FPP)

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie de stratégie

Conséquences

Téléchargez la dernière version du logiciel Quartus® II. Régénérez le fichier de programmation et reprogrammez et vérifiez le périphérique de configuration ou l’éclair utilisant le nouveau fichier de programmation.

Le dernier logiciel Quartus II pourrait avoir le correctif de bogue.

Vérifiez l’intégrité du signal des signaux de ligne/bus DCLK et DATA

Le bruit dans les lignes/bus interrompra le processus de configuration et entraînera une corruption des données. Si les données sont corrompues pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS bas.

Assurez-vous qu’il n’y a pas de périphérique externe entraînant la broche nSTATUS

Conduire la broche nSTATUS avec un périphérique externe conduira la broche à faible inopinément et cela interrompra le processus de configuration

    Les broches MSEL sont attachées au réglage MSEL correct selon le manuel de l’appareil

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

    Assurez-vous que toutes les spécifications de synchronisation sont respectées

    Assurez-vous que le périphérique flash pris en charge est utilisé

    Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    1. La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    2. Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    3. Une capture d’écran de nCONFIG, nSTATUS, DCLK et data lignes / bus signaux sondés à l’extrémité FPGA

    4. Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    5. Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Parallèle actif (AP)

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont attachées au réglage CORRECT AP selon le manuel de périphérique

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

    Assurez-vous que le périphérique flash pris en charge est utilisé/li>

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie de stratégie

Conséquences

Téléchargez la dernière version du logiciel Quartus® II. Régénérez le fichier de programmation et reprogrammez et vérifiez le flash utilisant le nouveau fichier de programmation.

Le dernier logiciel Quartus II pourrait avoir le correctif de bogue.

Vérifiez l’intégrité du signal des signaux dclk, data bus et flash control

Le bruit dans les lignes/bus interrompra le processus de configuration et entraînera une corruption des données. Si les données sont corrompues pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS bas.

Assurez-vous que l’adresse d’octet des données de configuration est définie sur 0x020000 pendant la génération du fichier de programmation. L’adresse de démarrage de configuration par défaut est 0x010000 dans l’adressage de mot 16 bits, équivalent à 0x020000 adressage d’octet 8 bits dans le périphérique de mémoire flash pris en charge

Le paramètre d’adresse incorrect dans le fichier de programmation fait lire au FPGA les données incorrectes/non valides de l’éclair parallèle

Assurez-vous qu’il n’y a pas de périphérique externe entraînant la broche nSTATUS

Conduire la broche nSTATUS avec un périphérique externe conduira la broche à faible inopinément et cela interrompra le processus de configuration

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA et le numéro de pièce de l’appareil flash que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux de bus nCONFIG, nSTATUS, DCLK et DATA sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Série active (AS)

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont attachées au réglage AS correct selon le manuel de l’appareil

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie de stratégie

Conséquences

Téléchargez la dernière version du logiciel Quartus® II. Régénérez le fichier de programmation et reprogrammez et vérifiez le périphérique de configuration utilisant le nouveau fichier de programmation.

Le dernier logiciel Quartus II pourrait avoir le correctif de bogue.

Vérifiez l’intégrité du signal des signaux nCS, DCLK et DATA

Le bruit dans les lignes/bus interrompra le processus de configuration et entraînera une corruption des données. Si les données sont corrompues pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS bas.

Assurez-vous qu’il n’y a pas de périphérique externe entraînant la broche nSTATUS

Conduire la broche nSTATUS avec un périphérique externe conduira la broche à faible inopinément et cela interrompra le processus de configuration

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA et le numéro de pièce du périphérique de configuration que vous utilisiez lorsque ce problème s’est produit

    Une capture d’écran des signaux nCONFIG, nSTATUS, DCLK et DATA sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

JTAG

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont attachées au VCC ou à la terre. Ne laissez pas les broches MSEL flottantes.

    Les broches nCE, nCONFIG, nSTATUS, CONF_DONE et les broches JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

    Assurez-vous que toutes les spécifications de synchronisation sont respectées

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie de stratégie

Conséquences

Téléchargez la dernière version du logiciel Quartus® II. Régénérez le fichier de programmation et reconfigurez le FPGA à l’aide du nouveau fichier de programmation.

Le dernier logiciel Quartus II pourrait avoir le correctif de bogue.

Vérifiez l’intégrité du signal des signaux JTAG dédiés

Le bruit dans les lignes/bus interrompra le processus de configuration et entraînera une corruption des données. Si les données sont corrompues pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS bas.

Assurez-vous qu’il n’y a pas de périphérique externe entraînant la broche nSTATUS

Conduire la broche nSTATUS avec un périphérique externe conduira la broche à faible inopinément et cela interrompra le processus de configuration

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez et le message d’erreur apparaissent dans la fenêtre de message lorsque ce problème s’est produit

    Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux nCONFIG, nSTATUS, TDO, TDI et TCK sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Série passive (PS), parallèle passif rapide (FPP)

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont attachées au réglage PS / FPP correct selon le manuel de l’appareil

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

    Assurez-vous que toutes les spécifications de synchronisation sont respectées

    Assurez-vous que le périphérique flash pris en charge est utilisé

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie de stratégie

Conséquences

Téléchargez la dernière version du logiciel Quartus® II. Régénérez le fichier de programmation et reprogrammez et vérifiez le flash utilisant le nouveau fichier de programmation.

Le dernier logiciel Quartus II pourrait avoir le correctif de bogue.

Vérifiez l’intégrité du signal des signaux DCLK, DATA line/bus et flash control

Le bruit dans les lignes/bus interrompra le processus de configuration et entraînera une corruption des données. Si les données sont corrompues pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS bas.

Assurez-vous qu’il n’y a pas de périphérique externe entraînant la broche nSTATUS

Conduire la broche nSTATUS avec un périphérique externe conduira la broche à faible inopinément et cela interrompra le processus de configuration

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA et le numéro de pièce de l’appareil flash que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux nCONFIG, nSTATUS, DCLK et DATA line/bus sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Série active (AS)

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont attachées au réglage AS correct selon le manuel de l’appareil

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie de stratégie

Conséquences

Téléchargez la dernière version du logiciel Quartus® II. Régénérez le fichier de programmation et reprogrammez et vérifiez le périphérique de configuration utilisant le nouveau fichier de programmation.

Le dernier logiciel Quartus II pourrait avoir le correctif de bogue.

Vérifiez l’intégrité du signal des signaux nCS, DCLK et DATA, assurez-vous qu’il y a une activité sur ces signaux entre le FPGA et le périphérique de configuration

Le bruit dans les lignes/bus interrompra le processus de configuration et entraînera une corruption des données. Si les données sont corrompues pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS bas.

Assurez-vous qu’il n’y a aucune charge de capacité ou périphérique externe qui pourrait causer le retard sur la broche CONF_DONE

Retarder ou charger la broche CONF_DONE entraînerait le CONF_DONE ne pas soulever haut dans la fenêtre de synchronisation valide

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA et le numéro de pièce du périphérique de configuration que vous utilisiez lorsque ce problème s’est produit

    Une capture d’écran des signaux nCONFIG, nSTATUS, DCLK et DATA sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

JTAG

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont attachées au VCC ou à la terre. Ne laissez pas les broches MSEL flottantes.

    Les broches nCE, nCONFIG, nSTATUS, CONF_DONE et JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées selon la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

    Assurez-vous que toutes les spécifications de synchronisation sont respectées

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie de stratégie

Conséquences

Téléchargez la dernière version du logiciel Quartus® II. Régénérez le fichier de programmation et reconfigurez le FPGA à l’aide du nouveau fichier de programmation.

Le dernier logiciel Quartus II pourrait avoir le correctif de bogue.

Vérifiez l’intégrité du signal des signaux JTAG dédiés

Le bruit dans les lignes/bus interrompra le processus de configuration et entraînera une corruption des données. Si les données sont corrompues pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS bas.

Assurez-vous qu’il n’y a aucune charge de capacité ou périphérique externe qui pourrait causer le retard sur la broche CONF_DONE

Retarder ou charger la broche CONF_DONE entraînerait le CONF_DONE de ne pas soulever haut dans la fenêtre de synchronisation valide

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez et le message d’erreur sont apparus dans la fenêtre du message lorsque ce problème s’est produit

    Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux nCONFIG, nSTATUS, TDO, TDI et TCK sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Série passive (PS), parallèle passif rapide (FPP)

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont attachées au réglage correct AP / PS / FPP selon le manuel de l’appareil

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

    Assurez-vous que toutes les spécifications de synchronisation sont respectées

    Assurez-vous que le périphérique flash pris en charge est utilisé

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Répercussions sur la stratégie
Téléchargez la dernière version du logiciel Quartus® II. Régénérez le fichier de programmation et reprogrammez et vérifiez le flash utilisant le nouveau fichier de programmation. Le dernier logiciel Quartus II pourrait avoir le correctif de bogue.
Vérifiez l’intégrité du signal des signaux DCLK, DATA line/bus et flash control Le bruit dans les lignes/bus interrompra le processus de configuration et entraînera une corruption des données. Si les données sont corrompues pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS bas.
Assurez-vous qu’il n’y a aucune charge de capacité ou périphérique externe qui pourrait causer le retard sur la broche CONF_DONE Retarder ou charger la broche CONF_DONE entraînerait le CONF_DONE ne pas soulever haut dans la fenêtre de synchronisation valide

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA et le numéro de pièce de l’appareil flash que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux nCONFIG, nSTATUS, DCLK et DATA line/bus sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches nCE, nCONFIG et nSTATUS sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Répercussions sur la stratégie
Vérifiez le contact de soudure entre le FPGA et la surface de la carte Les broches nCONFIG et nSTATUS ne seront pas libérées si le FPGA n’est pas correctement mis sous tension ou si le FPGA ne quitte pas la POR avec succès

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des tensions (par exemple, la tension du cœur, la tension de configuration) augmente à partir de l’étape de mise sous tension

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont attachées à la configuration AS selon le manuel de périphérique

    Les broches JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées selon la configuration recommandée dans le manuel de périphérique. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Répercussions sur la stratégie
Assurez-vous que le câble de programmation est mis sous tension et interfacé au FPGA correctement Le programmeur Quartus® II ne pourra pas lire/écrire des informations de/vers le périphérique EPCS si le bloc d’alimentation ou l’interface n’est pas stable.
Vérifiez si le périphérique EPCS peut être programmé par un câble de programmation AS. C’est pour assurer la fonctionnalité du périphérique EPCS. Ignorez cette étape si vous ne pouvez pas tester avec un câble de programmation AS dû à la restriction sur votre matériel.
Assurez-vous que l’image SFL existe dans le FPGA avant que le périphérique EPCS soit programmé Si le pont SFL n’existe pas dans le FPGA, alors le programmeur Quartus II ne pourra pas accéder à l’interface ASMI dans le FPGA pour programmer le périphérique EPCS
Après que l’image de SFL soit configurée au FPGA, sans cycle d’alimentation l’essai de périphérique d’exécuter l’automatique-détection dans le programmeur quartus II Si seulement le FPGA est détecté, cela signifie que le programmeur Quartus II ne peut pas accéder à l’interface ASMI du FPGA par le pont SFL, ou le programmeur Quartus II ne peut pas détecter l’interface entre EPCS et LE FPGA par l’ASMI. Vérifiez le bloc d’alimentation et l’interface des deux périphériques, ou utilisez le SFL de la dernière version de logiciel Quartus II Si FPGA et EPCS sont détectés, c’est très probablement un problème d’intégrité de signal. Vérifiez l’intégrité du signal des DATA0, DCLK, nCS et les broches ASDO. Le bruit à ces emplacements de signal interrompra le processus de programmation EPCS

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Capture d’écran du message d’erreur affiché dans la fenêtre de message Quartus II

    La densité EPCS (par exemple EPCS64 ou EPCS128) que vous utilisiez lorsque ce problème a été rencontré

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

    Assurez-vous que le périphérique flash pris en charge est utilisé

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Répercussions sur la stratégie
Assurez-vous que le câble de programmation est mis sous tension et interfacé au FPGA correctement Le programmeur Quartus® II ne sera pas en mesure de lire /écrire des informations de / vers le périphérique flash si le bloc d’alimentation ou l’interface n’est pas stable.
Assurez que l’image PFL existe dans le CPLD MAX II ou le FPGA avant que le périphérique flash soit programmé Si le pont PFL n’existe pas dans le CPLD MAX II ou le FPGA, le logiciel Quartus II ne peut pas accéder au périphérique flash
Après que l’image de PFL soit configurée au FPGA, sans cycle d’alimentation l’essai de périphérique d’exécuter l’automatique-détection dans le programmeur quartus II Si seulement FPGA est détecté, il signifie que le programmeur Quartus II ne peut pas accéder au périphérique flash par le pont PFL. Vérifiez le bloc d’alimentation et l’interface entre le CPLD ou le FPGA MAX II et les périphériques flash, ou utilisez le PFL de la dernière version de logiciel quartus II. Si FPGA et EPCS sont détectés, il s’agit très probablement d’un problème d’intégrité du signal. Vérifiez l’intégrité de signal de la ligne/bus de données, DCLK, les broches de signal de commande. Le bruit à ces emplacements de signal interrompra le processus de programmation flash

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Capture d’écran du message d’erreur affiché dans la fenêtre de message Quartus II

    Le périphérique flash (par exemple Numonyx 512 Mo, Spansion 128 Mo, etc.) que vous utilisiez lorsque ce problème a été rencontré

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont attachées au réglage MSEL correct selon le manuel de l’appareil

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Répercussions sur la stratégie
La génération de flux binaire Quartus® II pourrait contribuer au problème. Téléchargez la dernière version du logiciel Quartus II. Régénérez le fichier de programmation et reconfigurez le FPGA ou reprogrammez et vérifiez l’éclair à l’aide du nouveau fichier de programmation Le dernier logiciel Quartus II pourrait avoir le correctif de bogue
Assurez-vous que la broche CONF_DONE n’est pas retardée.

    Assurez-vous qu’il n’y a pas de charge de capacité supplémentaire sur la trace CONF_DONE

    Utilisez la configuration de bit d’option d’avance pour ajouter les octets de pad de flux binaire de poteau-périphérique

    Pour comme configuration, utilisez la configuration de bit d’option d’avance pour désactiver la vérification d’erreur de CONF_DONE ou changer le compte de longueur de programme

Retarder le CONF_DONE fait manquer le périphérique CONF_DONE détecter la fenêtre et l’erreur de configuration de détection se produit Remarque: Si le contrôle d’erreur de CONF_DONE est désactivé, le FPGA ne vérifiera pas si le CONF_DONE s’élève correctement dans la fenêtre de synchronisation valide.

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    Joindre les fichiers de programmation non compressés et compressés

    Une description du moment où l’échec a commencé à se produire et des symptômes d’échec. Par exemple, la configuration a commencé à échouer au début/à la fin du cycle de programmation.

    Une capture d’écran des signaux nCONFIG, nSTATUS, DCLK et DATA line/bus sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont attachées au réglage MSEL correct selon le manuel de l’appareil

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Répercussions sur la stratégie
La génération de flux binaire Quartus® II pourrait contribuer à ce problème. Téléchargez la dernière version du logiciel Quartus II. Régénérez le fichier de programmation et reconfigurez le FPGA ou reprogrammez et vérifiez l’éclair à l’aide du nouveau fichier de programmation Le dernier logiciel Quartus II pourrait avoir le correctif de bogue
Assurez-vous que la broche CONF_DONE n’est pas retardée.

    Assurez-vous qu’il n’y a pas de charge de capacité supplémentaire sur la trace CONF_DONE

    Utilisez la configuration de bit d’option d’avance pour ajouter les octets de pad de flux binaire de poteau-périphérique

    Pour comme configuration, utilisez la configuration de bit d’option d’avance pour désactiver la vérification d’erreur de CONF_DONE ou changer le compte de longueur de programme

Retarder le CONF_DONE fait manquer le périphérique CONF_DONE détecter la fenêtre et l’erreur de configuration de détection se produit Remarque: Si le contrôle d’erreur de CONF_DONE est désactivé, le FPGA ne vérifiera pas si le CONF_DONE s’élève correctement dans la fenêtre de synchronisation valide.
Assurez-vous que le périphérique est programmé avec succès la clé avant que vous n’effectuiez la configuration avec le fichier chiffré Si la clé n’est pas présente dans le périphérique alors le périphérique ne peut pas déchiffrer le fichier chiffré
Assurez-vous que la même clé est utilisée pour effectuer le chiffrement du fichier et pour programmer le périphérique Si la clé n’est pas compatible, le périphérique ne peut pas déchiffrer le fichier chiffré

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    Joindre les fichiers de programmation non compressés et compressés

    Une description du moment où l’échec a commencé à se produire et des symptômes d’échec. Par exemple, la configuration a commencé à échouer au début/à la fin du cycle de programmation.

    Une capture d’écran des signaux nCONFIG, nSTATUS, DCLK et DATA line/bus sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches nCE, nCONFIG, nSTATUS CONF_DONE et les broches JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées selon la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Répercussions sur la stratégie
Téléchargez la dernière version du logiciel Quartus® II. Régénérez le fichier de programmation et reconfigurez le FPGA à l’aide du nouveau fichier de programmation Le dernier logiciel Quartus II pourrait avoir le correctif de bogue
Assurez-vous que l’appareil n’est pas programmé avec la clé non volatile avant d’effectuer la programmation de la clé volatile Une fois qu’une clé non volatile (programmable une fois) a été programmée dans l’appareil, vous ne pourrez plus programmer une clé volatile
Assurez-vous que le VCCBAT est mis sous tension correctement Le VCCBAT est une alimentation dédiée au stockage de clés volatiles. Le registre volatil ne sera pas mis sous tension s’il n’y a pas d’approvisionnement VCCCBAT.
Assurez-vous que la même configuration (même carte, câble de téléchargement et version du logiciel Quartus II) est capable d’effectuer la programmation JTAG avant d’effectuer la programmation de clé volatile Si la programmation JTAG échoue, il ne s’agit pas d’un échec de programmation clé volatile spécifique.

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    Capture d’écran du message d’erreur affiché dans la fenêtre de message Quartus II

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches nCE, nCONFIG, nSTATUS CONF_DONE et les broches JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées selon la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Répercussions sur la stratégie
Téléchargez la dernière version du logiciel Quartus® II. Régénérez le fichier de programmation et reconfigurez le FPGA à l’aide du nouveau fichier de programmation Le dernier logiciel Quartus II pourrait avoir le correctif de bogue
Assurez-vous que l’appareil n’est pas programmé avec la clé non volatile avant d’effectuer la programmation de la clé volatile Une fois qu’une clé non volatile (programmable une fois) a été programmée dans l’appareil, vous ne pourrez plus programmer une clé volatile
Assurez-vous que la fréquence de programmation des clés non volatiles (fréquence JTAG TCK) est réglée conformément aux spécifications La fréquence JTAG TCK non régulée interromprait la programmation poly-fusible.
Assurez-vous que le câble de téléchargement approprié (par exemple, les technologies Ethernet Blaster ou JTAG) est utilisé pour la programmation de clés non volatiles. Un câble de téléchargement non pris en charge ne permettra pas la programmation de la clé non volatile
Assurez-vous que la même configuration (même carte, câble de téléchargement et version du logiciel Quartus II) est capable d’effectuer la programmation JTAG avant d’effectuer la programmation de clé volatile Si la programmation JTAG échoue, il ne s’agit pas d’un échec de programmation clé volatile spécifique. Remarque: Veuillez retourner à la page initiale de l’utilitaire de résolution des problèmes de configuration pour sélectionner les pannes liées par JTAG.

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    Capture d’écran du message d’erreur affiché dans la fenêtre de message Quartus II

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Répercussions sur la stratégie
Assurez-vous que vous avez activé le bloc de mise à jour à distance dans votre conception Si le bloc de mise à jour à distance n’est pas activé, vous ne pourrez pas utiliser la fonctionnalité de mise à jour à distance
Assurez-vous que votre logique utilisateur est conforme au contour spécifié dans le guide d’utilisation de la mégafonction altremote_update (reportez-vous au manuel de l’appareil sur la façon d’activer le bloc de mise à jour à distance dans votre conception) Une partie de l’interface peut ne pas fonctionner correctement lorsque vous passez à d’autres images d’application
Assurez-vous d’avoir attribué la bonne adresse de départ pour votre page de demande. Reportez-vous au manuel et aux notes de demande connexes pour plus d’informations sur la façon d’attribuer la bonne adresse de départ. L’appareil ne pourra pas charger l’image appropriée si l’adresse de démarrage de l’application est attribuée de manière incorrecte
Assurez-vous que l’adresse de début de votre page d’application est écrite correctement dans les circuits de mise à jour à distance. Utilisez le bon param[2..0], affirmez write_param pour un cycle d’horloge et assurez-vous que les données sur le bus d’entrée data_in sont stables avant que write_param ne soit affirmée. Le périphérique ne pourra pas charger l’image d’application appropriée si l’adresse de début de l’image d’application est écrite incorrectement
Assurez-vous que vous déclenchez l’entrée de reconfiguration de altremote_update pour au moins un cycle d’horloge. Reportez-vous au manuel ou au guide de l’utilisateur pour les spécifications connexes (le cas échéant) sur le port d’entrée de reconfiguration de altremote_update mégafonction Ceci s’assure que le périphérique est capable de détecter le bord positif de nCONFIG pour lancer la reconfiguration

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran de SignalTap II à l’opération d’écriture d’adresse de début de l’image d’application

    Fréquence d’horloge fournie à la mégafonction altremote_update

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Quel schéma de configuration utilisez-vous ?

Série passive (PS)

    Liste de contrôle

    Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au réglage PS correct selon le manuel de l’appareil

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

    Assurez-vous que toutes les spécifications de synchronisation sont respectées

    Stratégies de débogage

    Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

    Implications de la stratégie Activez l’option INIT_DONE dans le logiciel Quartus® II et vérifiez la broche INIT_DONE pour vous assurer que le périphérique quitte l’étape d’initialisation Si INIT_DONE reste faible après que la broche CONF_DONE est libérée haut, le périphérique ne parvient pas à quitter l’étape d’initialisation. Si l’option CLRUSR est activée, assurez-vous que des cycles d’horloge suffisants ont été fournis par la broche CLKUSR comme indiqué dans le manuel de périphérique, autrement le périphérique ne quittera pas l’étape d’initialisation. Si INIT_DONE est élevé après que la broche CONF_DONE est libérée haute, l’appareil est entré avec succès en mode utilisateur. Si CONF_DONE ne va pas haut, sondez les signaux DCLK et DATA. Observez les deux signaux après que le bouton de démarrage est cliqué sur le programmeur Quartus II Si les deux signaux restent faibles, l’instruction du programme n’a pas été émise correctement au FPGA.

    Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux nCONFIG, nSTATUS, DCLK et DATA sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

JTAG

  • Liste de contrôle
  • Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.
  • Les broches MSEL sont attachées au VCC ou à la terre. Ne laissez pas les broches MSEL flottantes.

    Les broches nCE, nCONFIG, nSTATUS, CONF_DONE et JTAG dédiées (TCK, TMS, TDO, TDI) sont liées à des résistances pull-up / pull-down selon la configuration recommandée dans le manuel de l’appareil

    Les broches nCE, nCONFIG, nSTATUS, CONF_DONE et JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées selon la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

    Assurez-vous que toutes les spécifications de synchronisation sont respectées

  • Stratégies de débogage
  • Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.
  • Implications de la stratégie Activez l’option INIT_DONE dans le logiciel Quartus® II et vérifiez la broche INIT_DONE pour vous assurer que le périphérique quitte l’étape d’initialisation Si INIT_DONE reste faible après que la broche CONF_DONE est libérée haute, le périphérique ne parvient pas à quitter l’étape d’initialisation. Si l’option CLRUSR est activée, assurez-vous que des cycles d’horloge suffisants ont été fournis par la broche CLKUSR comme indiqué dans le manuel de périphérique, autrement le périphérique ne quittera pas l’étape d’initialisation. Si INIT_DONE est élevé après que la broche CONF_DONE est libérée haute, l’appareil est entré avec succès en mode utilisateur. Si CONF_DONE ne va pas haut, sondez aux signaux TDO, TDI et TCK Si le signal TDI reste bas tandis que le signal TDO bascule pendant la configuration, cela signifie que les données de configuration ne passent pas par le registre de chaîne de balayage JTAG pour configurer les bits CRAM correctement. Cela pourrait être dû au fait que l’instruction du programme JTAG n’est pas émise correctement à la FPGA.
  • Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :
  • La version du logiciel Quartus II que vous utilisiez et le message d’erreur sont apparus dans la fenêtre du message lorsque ce problème s’est produit

    Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux nCONFIG, nSTATUS, TDO, TDI et TCK sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

JTAG

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont attachées au VCC ou à la terre. Ne laissez pas les broches MSEL flottantes.

    Les broches nCE, nCONFIG, nSTATUS CONF_DONE et les broches JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées selon la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

    Assurez-vous que toutes les spécifications de synchronisation sont respectées

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie de stratégie

Conséquences

Téléchargez la dernière version du logiciel Quartus® II. Régénérez le fichier de programmation et reconfigurez le FPGA à l’aide du nouveau fichier de programmation.

Le dernier logiciel Quartus II pourrait avoir le correctif de bogue.

Vérifiez l’intégrité du signal des signaux JTAG dédiés

Le bruit dans les lignes/bus interrompra le processus de configuration et entraînera une corruption des données. Si les données sont corrompues pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS bas.

Assurez-vous qu’il n’y a pas de périphérique externe entraînant la broche nSTATUS

Conduire la broche nSTATUS avec un périphérique externe conduira la broche à faible inopinément et cela interrompra le processus de configuration

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez et le message d’erreur sont apparus dans la fenêtre du message lorsque ce problème s’est produit

    Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux nCONFIG, nSTATUS, TDO, TDI et TCK sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Série active (AS), parallèle actif (AP), série passive (PS), parallèle passif rapide (FPP)

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie de stratégie

Conséquences

Téléchargez la dernière version du logiciel Quartus® II. Régénérez le fichier de programmation et reprogrammez et vérifiez le périphérique de configuration ou l’éclair utilisant le nouveau fichier de programmation.

Le dernier logiciel Quartus II pourrait avoir le correctif de bogue.

Vérifiez l’intégrité du signal des signaux de ligne/bus DCLK et DATA

Le bruit dans les lignes/bus interrompra le processus de configuration et entraînera une corruption des données. Si les données sont corrompues pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS bas.

Assurez-vous qu’il n’y a pas de périphérique externe entraînant la broche nSTATUS

Conduire la broche nSTATUS avec un périphérique externe conduira la broche à faible inopinément et cela interrompra le processus de configuration

    Les broches MSEL sont attachées au réglage MSEL correct selon le manuel de l’appareil

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

    Assurez-vous que toutes les spécifications de synchronisation sont respectées

    Assurez-vous que le périphérique flash pris en charge est utilisé

    Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    1. La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    2. Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    3. Une capture d’écran de nCONFIG, nSTATUS, DCLK et data lignes / bus signaux sondés à l’extrémité FPGA

    4. Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    5. Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Parallèle actif (AP)

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont attachées au réglage CORRECT AP selon le manuel de périphérique

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

    Assurez-vous que le périphérique flash pris en charge est utilisé/li>

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie de stratégie

Conséquences

Téléchargez la dernière version du logiciel Quartus® II. Régénérez le fichier de programmation et reprogrammez et vérifiez le flash utilisant le nouveau fichier de programmation.

Le dernier logiciel Quartus II pourrait avoir le correctif de bogue.

Vérifiez l’intégrité du signal des signaux dclk, data bus et flash control

Le bruit dans les lignes/bus interrompra le processus de configuration et entraînera une corruption des données. Si les données sont corrompues pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS bas.

Assurez-vous que l’adresse d’octet des données de configuration est définie sur 0x020000 pendant la génération du fichier de programmation. L’adresse de démarrage de configuration par défaut est 0x010000 dans l’adressage de mot 16 bits, équivalent à 0x020000 adressage d’octet 8 bits dans le périphérique de mémoire flash pris en charge

Le paramètre d’adresse incorrect dans le fichier de programmation fait lire au FPGA les données incorrectes/non valides de l’éclair parallèle

Assurez-vous qu’il n’y a pas de périphérique externe entraînant la broche nSTATUS

Conduire la broche nSTATUS avec un périphérique externe conduira la broche à faible inopinément et cela interrompra le processus de configuration

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA et le numéro de pièce de l’appareil flash que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux de bus nCONFIG, nSTATUS, DCLK et DATA sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Série active (AS)

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont attachées au réglage AS correct selon le manuel de l’appareil

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie de stratégie

Conséquences

Téléchargez la dernière version du logiciel Quartus® II. Régénérez le fichier de programmation et reprogrammez et vérifiez le périphérique de configuration utilisant le nouveau fichier de programmation.

Le dernier logiciel Quartus II pourrait avoir le correctif de bogue.

Vérifiez l’intégrité du signal des signaux nCS, DCLK et DATA

Le bruit dans les lignes/bus interrompra le processus de configuration et entraînera une corruption des données. Si les données sont corrompues pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS bas.

Assurez-vous qu’il n’y a pas de périphérique externe entraînant la broche nSTATUS

Conduire la broche nSTATUS avec un périphérique externe conduira la broche à faible inopinément et cela interrompra le processus de configuration

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA et le numéro de pièce du périphérique de configuration que vous utilisiez lorsque ce problème s’est produit

    Une capture d’écran des signaux nCONFIG, nSTATUS, DCLK et DATA sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

JTAG

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont attachées au VCC ou à la terre. Ne laissez pas les broches MSEL flottantes.

    Les broches nCE, nCONFIG, nSTATUS, CONF_DONE et les broches JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

    Assurez-vous que toutes les spécifications de synchronisation sont respectées

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie de stratégie

Conséquences

Téléchargez la dernière version du logiciel Quartus® II. Régénérez le fichier de programmation et reconfigurez le FPGA à l’aide du nouveau fichier de programmation.

Le dernier logiciel Quartus II pourrait avoir le correctif de bogue.

Vérifiez l’intégrité du signal des signaux JTAG dédiés

Le bruit dans les lignes/bus interrompra le processus de configuration et entraînera une corruption des données. Si les données sont corrompues pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS bas.

Assurez-vous qu’il n’y a pas de périphérique externe entraînant la broche nSTATUS

Conduire la broche nSTATUS avec un périphérique externe conduira la broche à faible inopinément et cela interrompra le processus de configuration

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez et le message d’erreur apparaissent dans la fenêtre de message lorsque ce problème s’est produit

    Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux nCONFIG, nSTATUS, TDO, TDI et TCK sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Série passive (PS), parallèle passif rapide (FPP)

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont attachées au réglage PS / FPP correct selon le manuel de l’appareil

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

    Assurez-vous que toutes les spécifications de synchronisation sont respectées

    Assurez-vous que le périphérique flash pris en charge est utilisé

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie de stratégie

Conséquences

Téléchargez la dernière version du logiciel Quartus® II. Régénérez le fichier de programmation et reprogrammez et vérifiez le flash utilisant le nouveau fichier de programmation.

Le dernier logiciel Quartus II pourrait avoir le correctif de bogue.

Vérifiez l’intégrité du signal des signaux DCLK, DATA line/bus et flash control

Le bruit dans les lignes/bus interrompra le processus de configuration et entraînera une corruption des données. Si les données sont corrompues pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS bas.

Assurez-vous qu’il n’y a pas de périphérique externe entraînant la broche nSTATUS

Conduire la broche nSTATUS avec un périphérique externe conduira la broche à faible inopinément et cela interrompra le processus de configuration

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA et le numéro de pièce de l’appareil flash que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux nCONFIG, nSTATUS, DCLK et DATA line/bus sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Série active (AS)

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont attachées au réglage AS correct selon le manuel de l’appareil

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie de stratégie

Conséquences

Téléchargez la dernière version du logiciel Quartus® II. Régénérez le fichier de programmation et reprogrammez et vérifiez le périphérique de configuration utilisant le nouveau fichier de programmation.

Le dernier logiciel Quartus II pourrait avoir le correctif de bogue.

Vérifiez l’intégrité du signal des signaux nCS, DCLK et DATA, assurez-vous qu’il y a une activité sur ces signaux entre le FPGA et le périphérique de configuration

Le bruit dans les lignes/bus interrompra le processus de configuration et entraînera une corruption des données. Si les données sont corrompues pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS bas.

Assurez-vous qu’il n’y a aucune charge de capacité ou périphérique externe qui pourrait causer le retard sur la broche CONF_DONE

Retarder ou charger la broche CONF_DONE entraînerait le CONF_DONE ne pas soulever haut dans la fenêtre de synchronisation valide

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA et le numéro de pièce du périphérique de configuration que vous utilisiez lorsque ce problème s’est produit

    Une capture d’écran des signaux nCONFIG, nSTATUS, DCLK et DATA sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

JTAG

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont attachées au VCC ou à la terre. Ne laissez pas les broches MSEL flottantes.

    Les broches nCE, nCONFIG, nSTATUS, CONF_DONE et JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées selon la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

    Assurez-vous que toutes les spécifications de synchronisation sont respectées

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie de stratégie

Conséquences

Téléchargez la dernière version du logiciel Quartus® II. Régénérez le fichier de programmation et reconfigurez le FPGA à l’aide du nouveau fichier de programmation.

Le dernier logiciel Quartus II pourrait avoir le correctif de bogue.

Vérifiez l’intégrité du signal des signaux JTAG dédiés

Le bruit dans les lignes/bus interrompra le processus de configuration et entraînera une corruption des données. Si les données sont corrompues pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS bas.

Assurez-vous qu’il n’y a aucune charge de capacité ou périphérique externe qui pourrait causer le retard sur la broche CONF_DONE

Retarder ou charger la broche CONF_DONE entraînerait le CONF_DONE de ne pas soulever haut dans la fenêtre de synchronisation valide

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez et le message d’erreur sont apparus dans la fenêtre du message lorsque ce problème s’est produit

    Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux nCONFIG, nSTATUS, TDO, TDI et TCK sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Série passive (PS), parallèle passif rapide (FPP)

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont attachées au réglage correct AP / PS / FPP selon le manuel de l’appareil

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

    Assurez-vous que toutes les spécifications de synchronisation sont respectées

    Assurez-vous que le périphérique flash pris en charge est utilisé

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Répercussions sur la stratégie
Téléchargez la dernière version du logiciel Quartus® II. Régénérez le fichier de programmation et reprogrammez et vérifiez le flash utilisant le nouveau fichier de programmation. Le dernier logiciel Quartus II pourrait avoir le correctif de bogue.
Vérifiez l’intégrité du signal des signaux DCLK, DATA line/bus et flash control Le bruit dans les lignes/bus interrompra le processus de configuration et entraînera une corruption des données. Si les données sont corrompues pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS bas.
Assurez-vous qu’il n’y a aucune charge de capacité ou périphérique externe qui pourrait causer le retard sur la broche CONF_DONE Retarder ou charger la broche CONF_DONE entraînerait le CONF_DONE ne pas soulever haut dans la fenêtre de synchronisation valide

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA et le numéro de pièce de l’appareil flash que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux nCONFIG, nSTATUS, DCLK et DATA line/bus sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches nCE, nCONFIG et nSTATUS sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Répercussions sur la stratégie
Vérifiez le contact de soudure entre le FPGA et la surface de la carte Les broches nCONFIG et nSTATUS ne seront pas libérées si le FPGA n’est pas correctement mis sous tension ou si le FPGA ne quitte pas la POR avec succès

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des tensions (par exemple, la tension du cœur, la tension de configuration) augmente à partir de l’étape de mise sous tension

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont attachées à la configuration AS selon le manuel de périphérique

    Les broches JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées selon la configuration recommandée dans le manuel de périphérique. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Répercussions sur la stratégie
Assurez-vous que le câble de programmation est mis sous tension et interfacé au FPGA correctement Le programmeur Quartus® II ne pourra pas lire/écrire des informations de/vers le périphérique EPCS si le bloc d’alimentation ou l’interface n’est pas stable.
Vérifiez si le périphérique EPCS peut être programmé par un câble de programmation AS. C’est pour assurer la fonctionnalité du périphérique EPCS. Ignorez cette étape si vous ne pouvez pas tester avec un câble de programmation AS dû à la restriction sur votre matériel.
Assurez-vous que l’image SFL existe dans le FPGA avant que le périphérique EPCS soit programmé Si le pont SFL n’existe pas dans le FPGA, alors le programmeur Quartus II ne pourra pas accéder à l’interface ASMI dans le FPGA pour programmer le périphérique EPCS
Après que l’image de SFL soit configurée au FPGA, sans cycle d’alimentation l’essai de périphérique d’exécuter l’automatique-détection dans le programmeur quartus II Si seulement le FPGA est détecté, cela signifie que le programmeur Quartus II ne peut pas accéder à l’interface ASMI du FPGA par le pont SFL, ou le programmeur Quartus II ne peut pas détecter l’interface entre EPCS et LE FPGA par l’ASMI. Vérifiez le bloc d’alimentation et l’interface des deux périphériques, ou utilisez le SFL de la dernière version de logiciel Quartus II Si FPGA et EPCS sont détectés, c’est très probablement un problème d’intégrité de signal. Vérifiez l’intégrité du signal des DATA0, DCLK, nCS et les broches ASDO. Le bruit à ces emplacements de signal interrompra le processus de programmation EPCS

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Capture d’écran du message d’erreur affiché dans la fenêtre de message Quartus II

    La densité EPCS (par exemple EPCS64 ou EPCS128) que vous utilisiez lorsque ce problème a été rencontré

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

    Assurez-vous que le périphérique flash pris en charge est utilisé

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Répercussions sur la stratégie
Assurez-vous que le câble de programmation est mis sous tension et interfacé au FPGA correctement Le programmeur Quartus® II ne sera pas en mesure de lire /écrire des informations de / vers le périphérique flash si le bloc d’alimentation ou l’interface n’est pas stable.
Assurez que l’image PFL existe dans le CPLD MAX II ou le FPGA avant que le périphérique flash soit programmé Si le pont PFL n’existe pas dans le CPLD MAX II ou le FPGA, le logiciel Quartus II ne peut pas accéder au périphérique flash
Après que l’image de PFL soit configurée au FPGA, sans cycle d’alimentation l’essai de périphérique d’exécuter l’automatique-détection dans le programmeur quartus II Si seulement FPGA est détecté, il signifie que le programmeur Quartus II ne peut pas accéder au périphérique flash par le pont PFL. Vérifiez le bloc d’alimentation et l’interface entre le CPLD ou le FPGA MAX II et les périphériques flash, ou utilisez le PFL de la dernière version de logiciel quartus II. Si FPGA et EPCS sont détectés, il s’agit très probablement d’un problème d’intégrité du signal. Vérifiez l’intégrité de signal de la ligne/bus de données, DCLK, les broches de signal de commande. Le bruit à ces emplacements de signal interrompra le processus de programmation flash

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Capture d’écran du message d’erreur affiché dans la fenêtre de message Quartus II

    Le périphérique flash (par exemple Numonyx 512 Mo, Spansion 128 Mo, etc.) que vous utilisiez lorsque ce problème a été rencontré

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont attachées au réglage MSEL correct selon le manuel de l’appareil

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Répercussions sur la stratégie
La génération de flux binaire Quartus® II pourrait contribuer au problème. Téléchargez la dernière version du logiciel Quartus II. Régénérez le fichier de programmation et reconfigurez le FPGA ou reprogrammez et vérifiez l’éclair à l’aide du nouveau fichier de programmation Le dernier logiciel Quartus II pourrait avoir le correctif de bogue
Assurez-vous que la broche CONF_DONE n’est pas retardée.

    Assurez-vous qu’il n’y a pas de charge de capacité supplémentaire sur la trace CONF_DONE

    Utilisez la configuration de bit d’option d’avance pour ajouter les octets de pad de flux binaire de poteau-périphérique

    Pour comme configuration, utilisez la configuration de bit d’option d’avance pour désactiver la vérification d’erreur de CONF_DONE ou changer le compte de longueur de programme

Retarder le CONF_DONE fait manquer le périphérique CONF_DONE détecter la fenêtre et l’erreur de configuration de détection se produit Remarque: Si le contrôle d’erreur de CONF_DONE est désactivé, le FPGA ne vérifiera pas si le CONF_DONE s’élève correctement dans la fenêtre de synchronisation valide.

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    Joindre les fichiers de programmation non compressés et compressés

    Une description du moment où l’échec a commencé à se produire et des symptômes d’échec. Par exemple, la configuration a commencé à échouer au début/à la fin du cycle de programmation.

    Une capture d’écran des signaux nCONFIG, nSTATUS, DCLK et DATA line/bus sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches MSEL sont attachées au réglage MSEL correct selon le manuel de l’appareil

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Répercussions sur la stratégie
La génération de flux binaire Quartus® II pourrait contribuer à ce problème. Téléchargez la dernière version du logiciel Quartus II. Régénérez le fichier de programmation et reconfigurez le FPGA ou reprogrammez et vérifiez l’éclair à l’aide du nouveau fichier de programmation Le dernier logiciel Quartus II pourrait avoir le correctif de bogue
Assurez-vous que la broche CONF_DONE n’est pas retardée.

    Assurez-vous qu’il n’y a pas de charge de capacité supplémentaire sur la trace CONF_DONE

    Utilisez la configuration de bit d’option d’avance pour ajouter les octets de pad de flux binaire de poteau-périphérique

    Pour comme configuration, utilisez la configuration de bit d’option d’avance pour désactiver la vérification d’erreur de CONF_DONE ou changer le compte de longueur de programme

Retarder le CONF_DONE fait manquer le périphérique CONF_DONE détecter la fenêtre et l’erreur de configuration de détection se produit Remarque: Si le contrôle d’erreur de CONF_DONE est désactivé, le FPGA ne vérifiera pas si le CONF_DONE s’élève correctement dans la fenêtre de synchronisation valide.
Assurez-vous que le périphérique est programmé avec succès la clé avant que vous n’effectuiez la configuration avec le fichier chiffré Si la clé n’est pas présente dans le périphérique alors le périphérique ne peut pas déchiffrer le fichier chiffré
Assurez-vous que la même clé est utilisée pour effectuer le chiffrement du fichier et pour programmer le périphérique Si la clé n’est pas compatible, le périphérique ne peut pas déchiffrer le fichier chiffré

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    Joindre les fichiers de programmation non compressés et compressés

    Une description du moment où l’échec a commencé à se produire et des symptômes d’échec. Par exemple, la configuration a commencé à échouer au début/à la fin du cycle de programmation.

    Une capture d’écran des signaux nCONFIG, nSTATUS, DCLK et DATA line/bus sondés à l’extrémité FPGA

    Spécifiez si vous effectuez une configuration à un seul périphérique ou à plusieurs périphériques. Pour la configuration multi-appareils, veuillez énumérer les appareils connectés dans la chaîne

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches nCE, nCONFIG, nSTATUS CONF_DONE et les broches JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées selon la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Répercussions sur la stratégie
Téléchargez la dernière version du logiciel Quartus® II. Régénérez le fichier de programmation et reconfigurez le FPGA à l’aide du nouveau fichier de programmation Le dernier logiciel Quartus II pourrait avoir le correctif de bogue
Assurez-vous que l’appareil n’est pas programmé avec la clé non volatile avant d’effectuer la programmation de la clé volatile Une fois qu’une clé non volatile (programmable une fois) a été programmée dans l’appareil, vous ne pourrez plus programmer une clé volatile
Assurez-vous que le VCCBAT est mis sous tension correctement Le VCCBAT est une alimentation dédiée au stockage de clés volatiles. Le registre volatil ne sera pas mis sous tension s’il n’y a pas d’approvisionnement VCCCBAT.
Assurez-vous que la même configuration (même carte, câble de téléchargement et version du logiciel Quartus II) est capable d’effectuer la programmation JTAG avant d’effectuer la programmation de clé volatile Si la programmation JTAG échoue, il ne s’agit pas d’un échec de programmation clé volatile spécifique.

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    Capture d’écran du message d’erreur affiché dans la fenêtre de message Quartus II

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les broches nCE, nCONFIG, nSTATUS CONF_DONE et les broches JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées selon la configuration recommandée dans le manuel de l’appareil. Si des résistances pull-up /pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Répercussions sur la stratégie
Téléchargez la dernière version du logiciel Quartus® II. Régénérez le fichier de programmation et reconfigurez le FPGA à l’aide du nouveau fichier de programmation Le dernier logiciel Quartus II pourrait avoir le correctif de bogue
Assurez-vous que l’appareil n’est pas programmé avec la clé non volatile avant d’effectuer la programmation de la clé volatile Une fois qu’une clé non volatile (programmable une fois) a été programmée dans l’appareil, vous ne pourrez plus programmer une clé volatile
Assurez-vous que la fréquence de programmation des clés non volatiles (fréquence JTAG TCK) est réglée conformément aux spécifications La fréquence JTAG TCK non régulée interromprait la programmation poly-fusible.
Assurez-vous que le câble de téléchargement approprié (par exemple, les technologies Ethernet Blaster ou JTAG) est utilisé pour la programmation de clés non volatiles. Un câble de téléchargement non pris en charge ne permettra pas la programmation de la clé non volatile
Assurez-vous que la même configuration (même carte, câble de téléchargement et version du logiciel Quartus II) est capable d’effectuer la programmation JTAG avant d’effectuer la programmation de clé volatile Si la programmation JTAG échoue, il ne s’agit pas d’un échec de programmation clé volatile spécifique. Remarque: Veuillez retourner à la page initiale de l’utilitaire de résolution des problèmes de configuration pour sélectionner les pannes liées par JTAG.

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    Capture d’écran du message d’erreur affiché dans la fenêtre de message Quartus II

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Liste de contrôle

Avant de procéder au débogage ultérieur de votre problème, il est conseillé d’utiliser cette liste de contrôle pour vérifier que vous avez suivi la configuration de configuration recommandée dans votre conception.

    Les alimentations sont montées en puissance jusqu’au niveau de tension approprié selon la fiche technique de l’appareil et sont stables tout au long de l’opération

Stratégies de débogage

Le tableau suivant répertorie certaines stratégies de débogage recommandées pour affiner la cause première de votre problème. Il vous est conseillé de passer en revue chaque stratégie et d’effectuer la vérification en conséquence.

Répercussions sur la stratégie
Assurez-vous que vous avez activé le bloc de mise à jour à distance dans votre conception Si le bloc de mise à jour à distance n’est pas activé, vous ne pourrez pas utiliser la fonctionnalité de mise à jour à distance
Assurez-vous que votre logique utilisateur est conforme au contour spécifié dans le guide d’utilisation de la mégafonction altremote_update (reportez-vous au manuel de l’appareil sur la façon d’activer le bloc de mise à jour à distance dans votre conception) Une partie de l’interface peut ne pas fonctionner correctement lorsque vous passez à d’autres images d’application
Assurez-vous d’avoir attribué la bonne adresse de départ pour votre page de demande. Reportez-vous au manuel et aux notes de demande connexes pour plus d’informations sur la façon d’attribuer la bonne adresse de départ. L’appareil ne pourra pas charger l’image appropriée si l’adresse de démarrage de l’application est attribuée de manière incorrecte
Assurez-vous que l’adresse de début de votre page d’application est écrite correctement dans les circuits de mise à jour à distance. Utilisez le bon param[2..0], affirmez write_param pour un cycle d’horloge et assurez-vous que les données sur le bus d’entrée data_in sont stables avant que write_param ne soit affirmée. Le périphérique ne pourra pas charger l’image d’application appropriée si l’adresse de début de l’image d’application est écrite incorrectement
Assurez-vous que vous déclenchez l’entrée de reconfiguration de altremote_update pour au moins un cycle d’horloge. Reportez-vous au manuel ou au guide de l’utilisateur pour les spécifications connexes (le cas échéant) sur le port d’entrée de reconfiguration de altremote_update mégafonction Ceci s’assure que le périphérique est capable de détecter le bord positif de nCONFIG pour lancer la reconfiguration

Si votre problème persiste, vous pouvez contacter notre support technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le numéro de pièce FPGA que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran de SignalTap II à l’opération d’écriture d’adresse de début de l’image d’application

    Fréquence d’horloge fournie à la mégafonction altremote_update

    Spécifiez vos observations après avoir exécuté les stratégies de débogage recommandées

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.