Les modèles fournis contiennent des modules Verilog D’Avalon Memory-Mapped (MM) regroupés en tant que composant SOPC Prêt pour le générateur. Le composant est capable d’accéder à la mémoire et expose une interface simple à laquelle vous pouvez accéder avec votre propre logique personnalisée. Le composant est paramétrable, ce qui vous permet d’échanger des fonctionnalités pour des optimisations de surface et de performances. Vous pouvez utiliser les composants avec n’importe quelle famille d’appareils Intel® prise en charge par sopc Builder. Le composant est basé sur Verilog, vous pouvez donc ajouter votre propre logique personnalisée pour créer un composant autonome. Utilisez simplement l’éditeur de composants disponible dans le Générateur SOPC pour créer un nouveau composant basé sur le fichier Verilog du modèle principal et vos propres fichiers sources. Pour faciliter l’utilisation, le composant utilise des rappels Tcl pour vous permettre d’apporter automatiquement des modifications de paramètre dans un environnement d’interface graphique.
La matrice d’interconnexion de système prend en charge des transferts d’éclatement et de non-éclatement, ainsi divers composants spécialisés sont fournis. Sélectionnez les paramètres de composants les plus appropriés pour les types de mémoire de votre système afin d’éviter de générer une logique excessive. Le tableau 1 décrit le composant à utiliser, en fonction de la configuration système requise.
Tableau 1. Types de composants
| Type de composant | Utilisation typique |
|---|---|
| Lecture d’éclatement | Éclatement du SDRAM SDR/DDR, de la SRAM QDR, du RLDRAM, du PCIe*, du PCI*, du SRIO |
| Lecture redirigée | SDRAM SDR/DDR sans éclatement, SSRAM, SRAM, mémoire sur puce |
| Burst Write | Éclatement SDRAM/DDR, QDR SRAM, RLDRAM, PCIe, PCI, SRIO |
| Écriture simple | SDRAM SDR/DDR sans éclatement, SSRAM, SRAM, mémoire sur puce |
Le composant expose des interfaces de contrôle et de données pour que vous puissiez vous connecter à votre logique personnalisée (voir Figure 1). Utilisez l’interface de contrôle pour spécifier des informations telles que les adresses mémoire, les longueurs de transfert et les signaux de prise de contact. L’interface de données fournit des données vers ou depuis la mémoire tampon interne principale à l’aide d’un protocole simple d’envoi et d’accusé de réception.
Les primaires de lecture et d’écriture partagent les mêmes types d’interface et les mêmes signaux. La seule exception est que les primaires de rafale exigent un signal supplémentaire de compte de rafale. Ce signal de compte de rafale informe la matrice d’interconnexion de système et la mémoire combien d’accès séquentiels seront faits. Intel vous recommande de configurer les composants principaux de rafale pour utiliser une longueur de rafale maximale égale à la longueur de rafale maximale de la mémoire de votre système. Pour en savoir plus sur les pratiques de conception recommandées, consultez le Manuel de conception intégrée (PDF).
Utilisation de cet exemple de conception
Téléchargez les modèles principaux Avalon-MM (.zip fichier).
Téléchargez le fichier LISEZ-M. Avalon-MM Sur les modèles primaires (fichier .txt).
L’utilisation de cette conception est régie et soumise aux termes et conditions du contrat de licence d’exemple de conception Intel®.
Le fichier .zip contient tous les fichiers matériels nécessaires pour reproduire l’exemple, ainsi qu’un fichier Avalon_MM_Primaries_Readme.pdf. Le fichier Avalon_MM_Primaries_Readme.pdf contient des informations détaillées sur l’utilisation des modèles dans votre propre conception.