exemple de conception de l’accélération Ethernet Nios® II

Recommandé pour :

  • Appareil : Stratix® IV

  • Quartus® : v12.1

author-image

Par

Cet exemple de conception démontre comment atteindre des niveaux élevés de performances réseau avec le processeur Nios II, la pile réseau NicheStack Nios II Edition et l’exemple de conception MAC Ethernet triple vitesse.

Cet exemple utilise également l’exemple de conception Ethernet-SGDMA triple vitesse pour le kit de développement Stratix® IV GX FPGA (édition 230). L’exemple de conception Ethernet-SGDMA à trois vitesses pour l’exemple de conception Ethernet MAC à trois vitesses utilise les périphériques Scatter Gather DMA (SGDMA) pour transférer des données. Cependant, afin d’accroître les performances globales du réseau, plusieurs optimisations ont été appliquées à la conception du système.

Un simple programme de bancs d’essai réseau est également inclus dans cet exemple afin de mesurer le débit effectif des transferts de données TCP et UDP. De plus, vous pouvez utiliser ce programme de banc d’essai pour mesurer l’impact de diverses optimisations matérielles et logicielles sur les performances réseau totales du système.

Matériel et logiciel requis

  • logiciel Intel® Quartus® Prime ou Quartus® II, version 12.1 (ou ultérieure)
  • Nios II Embedded Design Suite (EDS) version 12.1 (ou ultérieure)
  • Kit de développement FPGA Stratix IV GX (édition 230)

Spécifications de la conception du matériel

La conception matérielle utilisée dans cet exemple cible le kit de développement Stratix IV GX FPGA. Les principaux périphériques de cette conception comprennent ce qui suit :

  • Nios II cœur du processeur (Nios II/f core avec cache de données et d’instructions)
  • Ethernet triple vitesse MAC 10/100/1000 Mo
  • SGDMA pour l’envoi et la réception des données
  • Mémoire SDRAM
  • Mémoire sur puce (pour le stockage des paquets)

Spécifications de la conception de logiciels

Les fichiers sources C sont inclus pour le programme de banc d’essai et la compilation pour le processeur Nios II ou le poste de travail Windows. Le programme de bancs d’essai utilise également la couche d’abstraction matérielle Nios II (HAL) et la pile réseau NicheStack, Nios II Edition pour son fonctionnement.

Téléchargez cet exemple de conception

Téléchargez le fichier AN440_ethernet_acceleration_example_design.zip.

L’utilisation de cette conception est régie par les conditions générales du contrat de licence Intel® Design Exampleet soumise .

Le fichier .zip contient tous les fichiers logiciels nécessaires pour reproduire l’exemple du kit de développement Stratix IV GX FPGA, ainsi qu’un fichier readme.doc. Le fichier readme.doc contient des instructions pour que l’exemple s’extirue de la marque.

Télécharger la note d’application

Cet exemple a été créé à l’aide des recommandations contenues dans la note d’application AN 440 : Accélérer les applications réseau Nios II. Cette note d’application fournit une analyse détaillée de la façon d’accroître les performances de votre application réseau de processeur Nios II et inclut des résultats de bancs d’essai pour divers systèmes.

Téléchargez les applications réseau d’accélération AN440 Nios II.

Remarque : pour plus d’informations sur la prise en charge et la licence de NicheStack TCP/IP Stack, reportez-vous à l’utilisation de NicheStack TCP/IP Stack - Nios II page.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.