Exemple de conception de la connectivité de l’imageur HiSPi (High-speed Pixel Interface)

Recommandé pour :

  • Périphérique : Cyclone® V

  • Quartus® : v12.1

author-image

Par

Figure 1 – Exemple de conception HiSPi (FPGA blocs).

L’exemple de conception de l’interface High-Speed Pixel Interface (HiSPi) démontre l’utilisation d’un Cyclone® V FPGA pour capturer des vidéos en streaming à partir d’une interface série Aptina HiSPi. Le FPGA reçoit les données pixel de l’imageur.

L’exemple de conception exécute les fonctions suivantes :

  • Configure le capteur Aptina via i2C pour afficher un schéma vidéo sur HiSPi
  • Configure les composants Qsys à l’aide de Avalon® bus mis en mémoire (Avalon-MM)
  • Déserialise les signaux HiSPi
  • Analyse le flux desserialisé et extrait des données vidéo actives
  • Extrayez les données vidéo actives via une connexion vidéo Avalon®-ST
  • Reçoit et surveille les données vidéo Avalon-ST, enregistre les statistiques et détecte les erreurs éventuelles

Caractéristiques matérielles :

  • Kit de développement Cyclone V avec un périphérique 5CGXFC7D6F31C7ES
  • Carte adaptatrice Térasique AHA-HSMC Aptina MT9M024

Outils logiciels utilisés pour la mise en œuvre et l’exécution de la conception :

  • Logiciel Quartus® II version 12.1
  • Outil de conception de système Qsys
  • Outil de débogage de la console système

La conception prend en charge les configurations HISPI suivantes :

  • Mode paquetisé HiSPi
  • Les données embarquées sont tolérées mais abandonnées
  • 4 voies et 20 bits de pixels : taille de mot HiSPi 10 bits
  • 2 voies et 14 bits de pixels : taille de mot HiSPi 14 bits
  • 2 voies et 12 bits de pixels. Taille du mot HiSPi 12 bits
  • Transitions d’horloge HiSPi centrées entre les transitions de données HiSPi
  • Faible niveau VCM hiSPi SLVS (puissance SLVS est de 0,4 V)

Kits de développementen charge avec prise en conforme à
Nom du produitd’appareils prischargeversion Quartus IIQsys
Exemple de conception de connectivité d’image HiSPi Cyclone V (GX) Kit de développement FPGA V GT Cyclone 12.1

Télécharger l’exemple de conception

L’utilisation de cette conception est régie par les conditions générales du contrat de licence Intel® Design Exampleet soumise .

Téléchargez l’exemple de conception HiSPi.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.