AN 706 : Le mappage des signaux périphériques HPS IP à l’interface FPGA (PDF) vous présente le flux de conception nécessaire pour acheminer un périphérique de système de processeur dur (HPS) à l’aide de l’interface FPGA à l’aide du logiciel Qsys et Intel® Quartus® Prime ou Quartus® II. Cette note d’application comprend un simple didacticiel montrant comment cartographier les signaux périphériques HPS EMAC et I2C à l’interface FPGA. Il est basé sur la conception de référence du matériel Doré (GHRD) et fournit des instructions étape par étape sur la façon de terminer la procédure de mappage.
La conception est fournie pour le kit de développement Intel® FPGA suivant :
Utiliser cet exemple de conception
Pour exécuter cet exemple, téléchargez le fichier an706-design-files.zip et décompressez-le sur votre disque dur. Ensuite, suivez les instructions d’AN 706 : cartographie des signaux périphériques IP HPS à l’interface FPGA (PDF).
L’utilisation de cette conception est régie par les conditions générales du contrat de licence de l’exemple de conception Intel®.