L’exemple de conception matérielle Standard ethernet Nios II fournit un mélange de périphériques et de mémoires semblable à celui d’un système de processeur Nios II classique. Cette conception est en interface avec chaque composant matériel du Intel® FPGA kits de développement, tels que la mémoire SDRAM, les voyants, les boutons poussoirs et une interface physique Ethernet ou le contrôle d’accès multimédia (PHY/MAC). Vous pouvez utiliser la conception Standard Ethernet Nios II comme point de départ pour votre propre système embarqué en ajoutant ou en supprimant des composants pour répondre à vos exigences personnalisées.
Cette conception est fournie pour les kits de développement Intel FPGA série 10 suivants :
- Intel® MAX® 10 NEEK
- Kit de développement Intel MAX 10 FPGA
- Kit d’évaluation FPGA 10 LP Intel® Cyclone®
- Kit de développement SoC Intel® Arria® 10
Spécifications de la conception du matériel
- Nios II cœur de processeur avec module de débogage JTAG
- Contrôleur SDRAM DDRx/contrôleur mémoire HyperRam
- Interface Ethernet
- JTAG UART
- Timer système
- Timer haute résolution
- Compteur de performances
- E/S parallèles LED (PIOs)
- PiOs à boutons poussoirs
- ID système périphérique
De nouvelles conceptions destinées à la famille d’appareils FPGA série 10 et à leurs kits de développement respectifs sont disponibles dans le Intel FPGA magasinde conception .
L’utilisation de cette conception est régie par les conditions générales du contrat de licence Intel® Design Exampleet soumise .
Périphérique hérité
La famille de périphériques de la série V et les modèles ci-dessous ont utilisé un exemple de conception basé sur la conception hiérarchique de Qsys qui possède un système de haut niveau et deux sous-systèmes, à savoir : le sous-système périphérique et le sous-système Ethernet, comme le montre la Figure 1.
Cette conception est fournie pour les kits de développement Altera® suivants :
- kit d’évaluation embarqué Nios II, édition Cyclone® III
- Kit de développement de systèmes embarqués, édition Cyclone III
- Kit de développement FPGA Stratix® IV GX
- Kit de développement FPGA V GT Cyclone®
Spécifications de la conception du matériel
- Nios II cœur de processeur avec module de débogage JTAG
- Contrôleur SDRAM DDRx
- Interface de mémoire flash d’interface flash commune (CFI)
- Interface Ethernet
- JTAG UART
- Timer système
- Timer haute résolution
- Compteur de performances
- E/S parallèles LED (PIOs)
- PiOs à boutons poussoirs
- ID système périphérique
Téléchargez les fichiers utilisés dans cet exemple :
- ninite-ethernet-standard-readme.txt
- nicsm-ethernet-standard-3c25.zip
- ninite-ethernet-standard-3c120.zip
- ninite-ethernet-standard-4sgx230.zip
Cyclone exemple de conception Standard Ethernet V GT et les informations relatives aux kits de développement respectifs sont disponibles dans le Intel FPGA magasinde conception .
L’utilisation de cette conception est régie par les conditions générales du Altera Contrat de licence de conception de référence du matériel et y est soumis.
Remarque : pour plus d’informations sur la prise en charge et la licence de NicheStack TCP/IP Stack, reportez-vous à l’utilisation de NicheStack TCP/IP Stack - Nios II page.