Cet exemple présente l’utilisation de tuyaux d’hôte. Ils sont utilisés pour la communication directe entre le noyau exécuté sur le FPGA et le code hôte. La communication est effectuée sur le bus PCIe*, au lieu de passer par la DDR.
Fonctionnalités
- API OpenCL de base
- API Host Pipe pour les transferts de carte/de décommap
- Profilage des événements et événements OpenCL
Téléchargements
L’exemple de conception fournit le code source du périphérique OpenCL (.cl) ainsi que de l’application hôte. Pour compiler l’application hôte, le package Linux* comprend un fichier Makefile et le package Windows comprend un projet Microsoft Visual Studio 2010.
Les téléchargements suivants sont fournis pour cet exemple :
L’utilisation de cette conception est régie par les conditions générales du contrat de licence de conception de référencematérielle et soumise .
Exigences matérielles et logicielles
Cet exemple de conception nécessite les outils suivants :
- logiciel Intel® FPGA v17.1 ou ultérieure
- Intel FPGA SDK pour OpenCL v17.1 ou une version ultérieure
- Sous Linux : GNU Make and gcc
- Sous Windows : Microsoft Visual Studio 2010
- Intel® Arria® 10 PCIe Gen3x8 avec périphérique cible comme a10gx_hostch
Pour télécharger les outils de conception Intel, consultez la page de téléchargement OpenCL. Les exigences du système d’exploitation sous-jacent sont les mêmes que celles du Intel FPGA SDK pour OpenCL.
OpenCL et le logo OpenCL sont des marques commerciales d’Apple Inc. utilisées avec autorisation par Khronos.
* Le produit est basé sur une spécification khronos publiée et a réussi le processus de test de conformité de Khronos. Le statut de conformité actuel se trouve à www.khronos.org/conformance.