Démonstration de matériel Ethernet 10-Gbps

Recommandé pour :

  • Appareil: Stratix® IV GX

  • Quartus®: v11.0

author-image

Par

Vue d’ensemble

Notre conception de référence de démonstration de matériel Ethernet 10 Gbps fournit un moyen rapide de mettre en œuvre votre conception Ethernet 10-Gbps (10GbE) dans un FPGA Intel®, et d’observer le trafic réseau en direct circulant à travers diverses sections d’un système. Cette conception vous aide également à vérifier le fonctionnement de votre système basé sur 10GbE avec une fonction de contrôleur d’accès multimédia (MAC) 10GbE et un module optique enfichable standard 10GbE SFP + ou un assemblage de câble en cuivre à couplage direct SFP + SFP +. Le MAC 10GbE est validé par l’UNH-IOL.

La conception de référence est construite avec notre fonction IP 10GbE MAC et XAUI PHY Intel FPGA avec quatre émetteurs-récepteurs série de 3,125 gigabits (Go) dans un FPGA Intel pour implémenter un port XAUI 10GbE. Le port XAUI est converti en une double carte mezzanine haute vitesse (HSMC) XAUI en SFP+ (de Terasic) en Ethernet série 10 Gbps fournissant une interface réseau via un module enfichable optique SFP + à faible coût ou un assemblage de câble à couplage direct SFP +.

Cette conception de référence démontre le fonctionnement de la fonction IP Intel FPGA 10GbE MAC jusqu’à la performance maximale de vitesse de fil avec l’interface SFP+ à faible coût dans de nombreuses configurations matérielles de bouclage, comme le montre la figure 1.

Caractéristiques

  • Présente une instance de la fonction IP 10GbE MAC et XAUI PHY Intel FPGA prenant en charge les opérations 10GbE en mode XAUI et avec un module optique SFP + à faible coût ou une interface en cuivre. Pour plus d’informations sur le MAC 10GbE et l’IP Intel FPGA XAUI PHY, reportez-vous au Guide de l’utilisateur de la fonction IP Intel FPGA 10-Gbps Ethernet MAC (PDF) et au Guide de l’utilisateur de l’émetteur-récepteur PHY IP Core (PDF).
  • Les bouclages système à divers points dans le chemin de données qui contrôlent, testent, et surveillent les exécutions 10GbE.
    • Boucle A : Bouclage local d’interface XGMII
    • Boucle B : Raccordement local d’interface d’attachement de support physique série FPGA (PMA)
    • Boucle C : Broadcom BCM8727 XGXS bouclage
    • Boucle D : Broadcom BCM8727 PMA bouclage série
    • Boucle E : Bouclage externe du câble optique SFP+
  • Tests aléatoires séquentiels de rafale avec le nombre configurable de paquets, le type de charge utile-données, et la taille de charge utile pour chaque rafale. Un générateur de séquence binaire pseudo-aléatoire (PRBS) génère le type de données de charge utile par incréments fixes ou dans une séquence aléatoire.
  • Statistiques de paquets pour un générateur et un moniteur PRBS, un émetteur MAC (TX) et un récepteur (RX).
  • Classification de paquet de différentes longueurs de trame transmises et reçues par le MAC.
  • Mesurer le débit pour le trafic reçu par le moniteur de trafic.
  • Interface utilisateur basée sur Tcl System Console qui vous permet de contrôler dynamiquement le test, et de configurer et de surveiller tous les registres dans cette conception de référence.

Figure 1. Conception de référence de démonstration de matériel Ethernet 10-Gbps illustrant des configurations de test et de bouclage.

La carte double XAUI à SFP+ HSMC est disponible auprès de Terasic.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.