Verilog HDL : RAM synchrone mono-horloge

author-image

Par

Cet exemple décrit une mémoire vive 64 bits x 8 bits synchronisée avec différentes adresses de lecture et d’écriture dans Verilog HDL. Les outils de synthèse sont capables de détecter les conceptions de RAM synchrones uniques dans le code HDL et d’inférer automatiquement les mégafunctions altsyncram ou altdpram, en fonction de l’architecture du périphérique cible.

Figure 1. Schéma de haut niveau de la RAM synchrone mono-horloge.

Téléchargez les fichiers utilisés dans cet exemple :

L’utilisation de cette conception est régie par les conditions générales du contrat de licence Intel® Design Example.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.