Cet exemple décrit une mémoire vive 64 bits x 8 bits à port unique avec des adresses de lecture et d’écriture communes dans Verilog HDL. Les outils de synthèse sont capables de détecter les modèles de RAM à port unique dans le code HDL et d’inférer automatiquement l’altsyncram ou les mégafunctions altdpram, en fonction de l’architecture du périphérique cible.
Téléchargez les fichiers utilisés dans cet exemple :
Nom du port |
Type |
Description |
---|---|---|
données[7:0] |
Entrée |
Entrée de données 8 bits |
addr[5:0] |
Entrée |
Entrée d’adresse 6 bits |
Nous |
Entrée |
Écriture de l’entrée d’activation |
Clk |
Entrée |
Entrée d’horloge |
q[7:0] |
Sortie |
Sortie de données 8 bits |