Verilog HDL : Multiplicateur-accumulateur non signé

author-image

Par

Cet exemple décrit une conception multiplicateur-accumulateur non signée 8 bits avec des ports d’E/S enregistrés et une charge synchrone dans Verilog HDL. Les outils de synthèse sont capables de détecter les conceptions d’accumulation multiplicateurs dans le code HDL et d’inférer automatiquement le altmult_accum mégafunction pour fournir des résultats optimaux.

Figure 1. Schéma de haut niveau Multiply-accumulator non signé.

Téléchargez les fichiers utilisés dans cet exemple :

L’utilisation de cette conception est régie par les conditions générales du contrat de licence Intel® Design Example.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.