Cet exemple décrit un registre de décalage long à un bit large et 64 bits dans VHDL. Les outils de synthèse sont capables de détecter des groupes de registres de changement de vitesse et d’inférer automatiquement la mégafonction altshift_taps. L’implémentation peut être effectuée dans les ressources de mémoire de bloc de périphérique en fonction de l’architecture du périphérique cible.
Téléchargez les fichiers utilisés dans cet exemple :
L’utilisation de cette conception est régie et soumise aux termes et conditions du contrat de licence d’exemple de conception Intel®.
Le tableau 1 répertorie les ports dans la conception du registre de décalage 1x64.
Tableau 1. Liste des ports de registre de décalage 1x64
| Description | du type de nom de port | |
|---|---|---|
| sr_in | Intrants | Déplacer l’entrée du registre |
| activer | Intrants | Déplacer activer l’entrée |
| clk | Intrants | Entrée d’horloge |
| sr_out | Résultats | Sortie de registre de décalage |