VHDL: 8 x 64 Shift Register avec taps

author-image

Par

Cet exemple décrit un registre de décalage de 8 bits de large et 64 bits de long avec des robinets également espacés dans VHDL. Les outils de synthèse détectent des groupes de registres de changement de vitesse et en déduisent altshift_taps mégafonction en fonction de l’architecture de l’appareil cible.

Figure 1. Diagramme de niveau supérieur du registre de décalage 8x64.

Téléchargez les fichiers utilisés dans cet exemple :

L’utilisation de cette conception est régie et soumise aux termes et conditions du contrat de licence d’exemple de conception Intel®.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.