VHDL: Arbre d’additionneur binaire

author-image

Par

Cet exemple décrit un arbre binaire d’additionneur 8-bit dans VHDL. Pour les appareils avec des tables de recherche à 4 entrées dans des éléments logiques (LEs), l’utilisation d’une structure arboresceuse d’additionneur binaire peut améliorer considérablement les performances.

Figure 1. Diagramme au sommet de l’arbre d’additionneur binaire.

Téléchargez les fichiers utilisés dans cet exemple :

L’utilisation de cette conception est régie et soumise aux termes et conditions du contrat de licence d’exemple de conception Intel®.

Tableau 1. Liste des ports de l’arborescence d’additionneur binaire

Description du type de nom de port
a[7:0], b[7:0], c[7:0],
d[7:0], e[7:0]
Intrants Entrées de données 8 bits
clk Intrants Entrée d’horloge
résultat[7:0] Résultats Sortie de données 8 bits

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.