Cet exemple décrit un multiplicateur non signé 8 bits avec E/S enregistrées en VHDL.
Téléchargez les fichiers utilisés dans cet exemple :
- Télécharger unsigned_mult.zip
- Téléchargez Multiplicateur non signé avec le fichier README des E/S enregistrées
L’utilisation de cette conception est régie par les conditions générales du contrat de licence d’Intel® Design Exampleet soumises .
Tableau 1. Liste des ports multiplicateurs non signés
Description | du type de nom de | port |
---|---|---|
a[7:0], b[7:0] |
Entrée | Entrées de données 8 bits non signées et enregistrées. Les données d’entrée sont introduites dans le multiplicateur à chaque cycle d’horloge. |
Clk | Entrée | Entrée d’horloge |
Clair | Entrée | Entrée claire asynchrone |
résultat[15:0] | Sortie | Sortie de données enregistrées 16 bits |