VHDL : Multiplicateur non signé avec E/S enregistrées

author-image

Par

Cet exemple décrit un multiplicateur non signé 8 bits avec E/S enregistrées en VHDL.

Figure 1. Schéma de haut niveau multiplicateur non signé.

Téléchargez les fichiers utilisés dans cet exemple :

L’utilisation de cette conception est régie par les conditions générales du contrat de licence d’Intel® Design Exampleet soumises .

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.