solution de sécurité de conception FPGA utilisant un périphérique de mémoire sécurisé

Recommandé pour :

  • Appareil : Cyclone® III

  • Quartus® : Inconnu

author-image

Par

Aperçu

FPGA les conceptions sont vulnérables au vol de conception, car les bits de configuration peuvent être facilement captés et copiés. FPGAs sont plus vulnérables au clonage de l’ensemble de la conception qu’au vol de propriété intellectuelle (IP), car l’extraction de l’IP dans le flux binaire est presque impossible. Pour protéger le flux binaire de configuration, certains FPGAs sont désormais capables de chiffrer le flux binaire. Cependant, le chiffrement du flux binaire de configuration représente un coût élevé grâce à l’étape supplémentaire de programmation de la clé de chiffrement du FPGA pendant la fabrication. Pour les applications à grand volume, l’utilisation d’une puce complémentaire de sécurité est beaucoup plus rentable.

Cette conception de référence fournit une solution permettant de protéger FPGA conceptions contre le clonage. À l’aide de l’approche de sécurité de la conception « identification, ami ou ennemi » (IFF), cette solution désactive la conception dans le FPGA jusqu’à ce que le calcul algorithmique de hachance corresponde à la fois dans le FPGA et dans un périphérique de mémoire sécurisé, de sorte que la conception reste sécurisée même si le flux de données de la configuration est capturé.

Fonctionnalités

  • Cœur de chiffrement de l’algorithme de hachage (SHA-1)

Figure 1. Schéma.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.