Commande de moteur multi-axes drive-on-a-chip

Recommandé pour :

  • Appareil : Cyclone® V

  • Appareil: Intel® MAX® 10

  • Quartus®: v15.0 - v17.0

author-image

Par

Vue d’ensemble

La conception de référence du contrôle du moteur Intel drive-on-a-chip est un système d’entraînement intégré sur un seul Cyclone® V SoC ou Intel® MAX® 10. La conception met en œuvre un contrôle orienté champ (FOC) monoaxis et multiaxis prenant en charge le contrôle simultané de jusqu’à quatre moteurs synchrones à aimant permanent. La conception de référence présente un flux de conception centré sur le logiciel pour le contrôle du moteur sur les FPGA. Il cible soit le double bras * Cortex * - A9 système de processeur dur ou le processeur Nios® II soft-core comme l’hôte du système d’entraînement intégré avec les co-processeurs DSP et l’interface de contrôle du moteur clé IP dans le FPGA. Cela démontre l’évolutivité rentable des conceptions intégrées de lecteur sur puce sur les familles Cyclone® d’Intel et constitue un excellent point de départ pour la conception de votre propre système d’entraînement.

Caractéristiques

  • Système logiciel complet fonctionnant sur le système de processeur dur Cortex-A9 à deux bras ou le processeur Nios II, effectuant un contrôle et une configuration de haut niveau (en plus de la fermeture des boucles de position et de vitesse du moteur)
  • Implémentations FOC logicielles uniquement et accélérées par FPGA qui intègrent des boucles de position et de vitesse dans un logiciel avec une boucle de contrôle de courant à latence ultra-faible et haute performance dans le FPGA en tant que coprocesseur DSP
  • Sous-système IP FOC optimisé et configurable par logiciel, personnalisable dans DSP Builder avec prise en charge des implémentations de précision à virgule fixe et à virgule flottante
  • Intègre des fonctions clés de contrôle du moteur telles que la modulation de largeur d’impulsion vectorielle spatiale (PWM), l’interface ADC Sigma-Delta et la logique de filtre, et les interfaces d’encodeur de rétroaction de position dans le FPGA, le tout sous le contrôle du logiciel

Configuration matérielle requise

  • Carte de commande de moteur Intel Multiaxis avec kit de développement Cyclone V ou kit de développement INK de Terasic

Configuration logicielle requise

Logiciel Intel® Quartus® version 17.0 ou ultérieure avec les fonctionnalités suivantes:

Schéma fonctionnel

La conception de référence, comme le montre la figure 1, met en œuvre un algorithme de contrôle orienté champ (FOC) configurable par logiciel pour le contrôle simultané de jusqu’à deux moteurs synchrones à aimant permanent intégrés à la propriété intellectuelle (IP) de l’interface de contrôle de moteur clé.

Figure 1. Schéma fonctionnel de la conception de référence drive-on-a-chip.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.