Intel® Agilex FPGA Developer Center

Le FPGA Developer Center est organisé en étapes standard de l’industrie, ce qui vous fournit diverses ressources pour terminer votre conception Intel® FPGA. Chaque étape de conception est détaillée dans les sous-sections extensibles avec des liens qui vous permettent de sélectionner et de vous déplacer entre les différentes séries d’appareils de la génération 10.

Intel® Agilex™ FPGA Developer Center Centre de développement Intel® Stratix® 10 Centre de développement Intel® Arria® 10 Centre de développement Intel Cyclone® 10 Centre de développement Intel® Max® 10

1. Informations sur l’appareil

Documentation

Guides de l’utilisateur / Aperçu de l’appareil / Fiche technique de l’appareil / Notes d’application

Intel® Agilex™ FPGA and SoCs Advanced Information Brief: (Présentation de l’appareil)

Fiche technique de l’appareil Intel Agilex

Directives de connexion de la famille d’appareils Intel Agilex

Intel Agilex Clocking and PLL Guide de l’utilisateur

Guide de l’utilisateur de la configuration Intel Agilex

Intel Agilex Guide de l’utilisateur d’E/S et LVDS SERDES à usage général d’Intel Agilex

Famille d’appareils Intel Agilex Lignes directrices de conception de l’intégrité du signal de l’interface série haute vitesse

Guide de l’utilisateur des tests Intel Agilex JTAG Boundary-Scan

Guide de l’utilisateur des blocs de baies logiques Intel Agilex et des modules logiques adaptatifs

Guide de l’utilisateur d’Intel Agilex Power Management

Guide de l’utilisateur d’Intel Agilex SEU Mitigation

Guide de l’utilisateur de la mémoire intégrée Intel Agilex

Guide de l’utilisateur de l’émetteur-récepteur E-Tile PHY

Guide de l’utilisateur d’Intel Agilex Variable Precision DSP Blocks

AN 886 : Directives de conception des appareils SoC Intel Agilex
Tout voir Voir moins

Formation et vidéos

Famille Intel Agilex FPGA et SoC

Introduction à la première expédition Intel Agilex FPGA
Tout voir Voir moins

Kits de développement

Guide de l’utilisateur du kit de développement INTEL Agilex F-Series FPGA

Guide de l’utilisateur du kit de développement Intel Agilex F-Series Transceiver-SoC
Tout voir Voir moins

2. Protocole d’interface

Documentation

Guides de l’utilisateur
Interface de mémoire externe

Interfaces de mémoire externe Intel Agilex FPGA IP Guide de l’utilisateur

Interfaces de mémoire externe Guide de l’utilisateur de l’exemple de conception IP Intel Agilex FPGA

Guide de l’utilisateur PHY Lite pour interfaces parallèles Intel FPGA IP

Centre de prise en charge des interfaces de mémoire externe
Tout voir Voir moins

Guides de l’utilisateur / Notes d’application
Ethernet

E-tile Hard IP Guide de l’utilisateur: E-Tile Hard IP pour Ethernet et E-Tile CPRI PHY Intel FPGA IPP

Guide de l’utilisateur de l’Ethernet Intel FPGA IP Core 100G à faible latence : pour les appareils Intel® Stratix 10 et Intel Agilex

Guide de l’utilisateur d’Ethernet Intel FPGA IP Intel FPGA à faible latence E-Tile 40G

Guide de l’utilisateur de la boîte à outils Ethernet

Guide de l’utilisateur d’Ethernet à trois vitesses Intel FPGA IP

AN 585: Débogage de simulation à l’aide de Testbench Ethernet à triple vitesse
Tout voir Voir moins

Guides de l’utilisateur
PCI Express*

Guide de l’utilisateur d’Intel FPGA P-Tile Avalon Mappé par mémoire IP pour PCI Express

Guide de l’utilisateur d’Intel FPGA P-Tile Avalon Streaming IP pour PCI Express

Guide de l’utilisateur de la mise en œuvre de la configuration de l’appareil Intel Agilex via protocole (CvP)

Guide de l’utilisateur du commutateur évolutif Intel FPGA IP for PCI Express
Tout voir Voir moins

Guides de l’utilisateur / Notes d’application
Autre IP série

Interlaken (2e génération) Intel FPGA IP Guide de l’utilisateur

JESD204B Intel FPGA IP Guide de l’utilisateur

JESD204C Intel FPGA IP Guide de l’utilisateur

Serial Lite IV Intel FPGA IP Guide de l’utilisateur

AN 901: Implémentation de la conception à double liaison du convertisseur analogique-numérique avec Intel Agilex FPGA E-Tile JESD204C RX IP
Tout voir Voir moins

Guides de l’utilisateur
Émetteur-récepteur PHY

Guide de l’utilisateur de l’émetteur-récepteur E-Tile PHY
Tout voir Voir moins

Guides de l’utilisateur
Intégré

Manuel de référence technique du système de processeur dur Intel Agilex

Guide de l’utilisateur de mise à jour du système à distance du système de processeur dur Intel Agilex

AN 886 : Directives de conception des appareils SoC Intel Agilex
Tout voir Voir moins

Guide de l’utilisateur de l’exemple de conception
Ethernet

E-tile Hard IP Intel Agilex Design Exemple de guide de l’utilisateur: Ethernet, E-tile CPRI PHY et reconfiguration dynamique

Guide de l’utilisateur de l’exemple de conception IP Intel Agilex FPGA 100G Ethernet à faible latence 100G

Guide de l’utilisateur de l’exemple de conception IP Intel FPGA à faible latence E-Tile 40G Ethernet Intel FPGA IP

Conception de référence de la puce Ethernet à trois vitesses Intel FPGA et de la puce PHY embarquée pour les appareils Agilex
Tout voir Voir moins

Exemples de conception Guides de l’utilisateur
PCI Express*

Intel Agilex P-tile CvP Exemple de conception pour le mode d’initialisation

Intel FPGA P-tile Avalon Memory-mapapped IP for PCI Express Design Exemple de guide de l’utilisateur

Guide de l’utilisateur de l’exemple d’utilisation d’Intel FPGA P-Tile Avalon Streaming IP pour PCI Express
Tout voir Voir moins

Guide de l’utilisateur de l’exemple de conception
Autre IP série

Interlaken (2e génération) Guide de l’utilisateur de l’exemple de conception IP Intel Agilex FPGA

JESD204B Intel Agilex FPGA IP Design Exemple Guide de l’utilisateur

JESD204C Intel Agilex FPGA IP Design Exemple Guide de l’utilisateur

Serial Lite IV Intel Agilex FPGA IP Design Exemple Guide de l’utilisateur
Tout voir Voir moins

Vidéos de formation
Interface de mémoire externe

Guide pour nouvel estimateur de spécifications EMIF (External Memory Interface)

Introduction aux interfaces de mémoire dans les appareils Intel Agilex

Intégration d’interfaces de mémoire dans les appareils Intel Agilex

Vérification des interfaces de mémoire dans les appareils Intel Agilex

Débogage sur puce des interfaces mémoire dans les appareils Intel Agilex
Tout voir Voir moins

3. Planification de la conception

Documentation

Guides de l’utilisateur / Aperçu de l’appareil / Fiche technique de l’appareil / Notes d’application

Guide de l’utilisateur d’Intel® Quartus® Prime Pro Edition : Mise en route

Intel Quartus Prime Pro Edition Guide de l’utilisateur: Concepteur de plate-forme

Guide de l’utilisateur d’Intel Quartus Prime Pro Edition : Recommandations de conception

Guide de l’utilisateur d’Intel Quartus Prime Pro Edition: Conception basée sur des blocs

Guide de l’utilisateur d’Intel Quartus Prime Pro Edition : Reconfiguration partielle

AN 886 : Directives de conception des appareils SoC Intel Agilex
Tout voir Voir moins

Formation et vidéos

Gérer les I/S de périphérique avec l’outil Pin Planner dans le logiciel Quartus II

Intégration d’interfaces de mémoire dans les appareils Intel Agilex (Partie 1)

Intégration d’interfaces de mémoire dans les périphériques Intel Agilex (Partie 2)

Intégration d’interfaces de mémoire dans les appareils Intel Agilex (Partie 3)

Intégration d’interfaces mémoire dans les appareils Intel Agilex (Partie 4)
Tout voir Voir moins
Trousses de développement
Kit de développement Intel Agilex F-Series FPGA
Kit de développement Intel Agilex Transceiver-SoC
Tout voir Voir moins

4. Entrée de conception

Documentation

Le logiciel Intel Quartus Prime Pro Edition offre un synthétiseur mature qui vous permet d’entrer dans vos conceptions avec un maximum de flexibilité. Si vous êtes nouveau dans ces langues, vous pouvez utiliser des exemples disponibles ci-dessous ou des modèles intégrés pour commencer.

  • Verilog
  • VHDL

Le logiciel Intel Quartus Prime Pro Edition propose des modèles Verilog et VHDL de structures fréquemment utilisées. Pour plus d’informations sur l’utilisation de ces modèles, reportez-vous à la section « Utilisation des modèles HDL fournis » du manuel Intel Quartus Prime Pro.

Le logiciel de conception Intel Quartus Prime est également livré avec le compilateur de synthèse de haut niveau Intel® qui synthétise une fonction C ++ dans une implémentation RTL optimisée pour les produits Intel FPGA

Guides de l’utilisateur / Présentation de l’appareil / Fiche technique de l’appareil / Livre blanc
Guide de l’utilisateur des recommandations de conception: Intel Quartus Prime Pro Edition
Guide de démarrage du compilateur de synthèse de haut niveau Intel
Guide de l’utilisateur du compilateur de synthèse de haut niveau Intel
Guide de l’utilisateur des scripts : Intel Quartus Prime Pro Edition
Livre de recettes de synthèse avancée
Guide des meilleures pratiques du compilateur de synthèse de haut niveau Intel
Manuel de référence du compilateur intel de synthèse de haut niveau
Notes de mise à jour du compilateur de synthèse de haut niveau Intel
Application des avantages d’une architecture de réseau sur puce à la conception de systèmes FPGA
Tout voir Voir moins
Exemples de conception
Exemples de conception de concepteurs de plates-formes
Exemple de conception de didacticiel Platform Designer (.zip)
Exemples VHDL
Exemples de Verilog
Exemples de conception Quartus®
Tout voir Voir moins

Formation et vidéos

Utilisation du logiciel Quartus Prime: une introduction

Introduction à Verilog HDL

Notions de base de Verilog HDL

Techniques avancées de conception de HDL Verilog

SystemVerilog avec le logiciel Quartus II

Introduction à VHDL

Notions de base de VHDL

Techniques avancées de conception VHDL

Introduction à Platform Designer

Concepteur de plate-forme dans le logiciel Intel® Quartus Prime Pro Edition

Création d’une conception de système avec Platform Designer : mise en route

Utilisation de la synthèse Spectra-Q dans le logiciel Quartus Prime

Bonnes pratiques de conception à grande vitesse
Tout voir Voir moins
Téléchargements de logiciels
Centre de téléchargement pour toutes les versions du logiciel Intel Quartus Prime
Tout voir Voir moins

5. Simulation et vérification

Documentation

Guides de l’utilisateur / Notes d’application

Guide de l’utilisateur d’Intel Quartus Prime Pro Edition : Simulation tierce

Avalon® Verification IP Suite Guide de l’utilisateur

Guide de l’utilisateur de Mentor Verification IP Intel FPGA Edition AMBA* AXI3 et AXI4

Installation et licence du logiciel Intel FPGA

AN 351: Simulation des conceptions de processeurs Nios® II
Tout voir Voir moins

Exemples de conception

Avalon® Verification IP Suite Design Exemple
Tout voir Voir moins

Formation et vidéos

Conception avancée du système à l’aide de Qsys: Simulation de composants et de systèmes

Vérification des interfaces de mémoire dans les appareils Intel Agilex

Avalon Verification Suite

Comment configurer des simulations RTL dans Quartus, Qsys et des simulateurs tiers
Tout voir Voir moins

6. Mise en œuvre et optimisation

Documentation

Guides de l’utilisateur / Notes d’application

Guide de l’utilisateur d’Intel Quartus Prime Pro Edition : Recommandations de conception

Intel Quartus Prime Pro Edition Guide de l’utilisateur: Compilation de conception

Guide de l’utilisateur d’Intel Quartus Prime Pro Edition : Optimisation de la conception

Intel Quartus Prime Pro Edition Guide de l’utilisateur: Synthèse tierce

Intel Quartus Prime Pro Edition Guide de l’utilisateur: Analyse et optimisation de la puissance

Guide de l’utilisateur d’Intel Agilex Variable Precision DSP Blocks

Guide de l’utilisateur des blocs de baies logiques Intel Agilex et des modules logiques adaptatifs

Manuel de conception haute performance de l’architecture Intel Hyperflex

AN 886 : Directives de conception des appareils SoC Intel Agilex
Tout voir Voir moins

Formation et vidéos

Introduction à l’hyper-optimisation

Intel Quartus Prime Software Hyper-Aware Design Flow

Optimisation des performances avec l’architecture Intel® Hyperflex™

Optimisation avancée avec l’architecture Intel Hyperflex

Vue d’ensemble de l’architecture Intel Hyperflex pour les appareils Intel Agilex™

Introduction à l’hyper-pipelining

Éliminer les obstacles à l’hyper-réticule

Conception de l’architecture Intel Hyperflex FPGA: Analyse des chaînes critiques

Techniques d’hyper-optimisation 2: Pré-calcul

Techniques d’hyper-optimisation 3: décomposition de Shannon

L’atelier d’optimisation Intel HyperFlex FPGA

Optimisation des performances avec l’architecture Intel Hyperflex

Vue d’ensemble de l’architecture Intel Hyperflex pour les appareils Intel Agilex
Tout voir Voir moins

7. Analyse du calendrier

Documentation

Guides de l’utilisateur / Notes d’application

Tutoriel de démarrage rapide de l’analyseur de synchronisation Intel Quartus Prime Pro Edition

Intel Quartus Prime Pro Edition Guide de l’utilisateur: Analyseur de synchronisation

Guide de l’utilisateur d’Intel Quartus Prime Pro Edition : Contraintes de conception

Guide de l’utilisateur d’Intel Quartus Prime Pro Edition : Script

Manuel de référence de l’API SDC et TimeQuest

Intel Quartus Prime Timing Analyzer Livre de recettes

AN 775: Génération de données de synchronisation d’E/S initiales: pour les FPGA Intel

AN 471 : Analyse PLL FPGA haute performance avec TimeQuest

AN 433 : Contrainte et analyse des interfaces source-synchrones

AN 775 : Lignes directrices sur la génération d’informations de synchronisation des E/S
Tout voir Voir moins

Exemples de conception

Exemples de conception d’analyseur de synchronisation
Tout voir Voir moins

Formation et vidéos

Prise en main de l’analyseur de synchronisation TimeQuest

TimeQuest Timing Analyzer: Introduction à l’analyse de synchronisation

Analyse de synchronisation avancée avec TimeQuest

TimeQuest Timing Analyzer: Quartus Prime Integration &Reporting

TimeQuest Timing Analyzer : contraintes SDC requises

Analyseur de synchronisation TimeQuest : interface graphique TimeQuest

La série de conception de logiciels Quartus Prime: Analyse de synchronisation
Tout voir Voir moins

8. Débogage sur puce

Documentation

Guides de l’utilisateur / Notes d’application

Intel Quartus Prime Pro Edition Guide de l’utilisateur: Programmeur

Intel Quartus Prime Pro Edition Guide de l’utilisateur: Outils de débogage

Analyse et débogage des conceptions avec la console système

Guide de l’utilisateur du câble de téléchargement USB Intel FPGA

Guide de l’utilisateur d’Intel FPGA Download Cable II

Débogage de conception à l’aide de sources et de sondes dans le système

Guide de l’utilisateur d’Intel FPGA Virtual JTAG (Intel FPGA_virtual_jtag) IP Core

Prise en charge de BSDL

AN 827 : Outil unifié pour générer des fichiers de programmation

AN 446: Débogage des systèmes Nios II avec l’analyseur logique SignalTap II

AN 323: Utilisation d’analyseurs logiques intégrés SignalTap II dans les systèmes de construction SOPC, fichiers de conception

AN 543: Débogage du logiciel Nios II à l’aide du débogueur Lauterbach
Tout voir Voir moins

Formation et vidéos

Conception avancée du système à l’aide de Qsys: Vérification du système avec la console système

Débogage et communication avec un FPGA à l’aide de la mégafonction virtuelle JTAG

Débogage de l’intégrité de la chaîne JTAG

Vue d’ensemble du matériel SoC : Gestion du système, débogage, et périphériques à usage général

Les outils de débogage logiciel Quartus®

Configuration et débogage des licences flottantes Quartus

Outil de débogueur de chaîne JTAG

U-Boot Console et FDT mettent au point

Quartus dans les sources de systèmes et sondes Débogage d’écoulement

Quartus II Netlist Viewers: Outils qui aident à analyser et à déboguer vos conceptions

Techniques de débogage pour les systèmes Bare Metal basés sur Qsys et Nios

Comprendre et utiliser USB Blaster et JTAG pour configurer les FPGA Intel

Débogage sur puce des interfaces mémoire dans les appareils Intel Agilex

Débogage avec la boîte à outils Ethernet

Configuration Intel® Agilex FPGA

Introduction aux boîtes à outils de débogage Intel® Stratix® 10 Secure Device Manager (SDM)
Tout voir Voir moins

Téléchargements de logiciels

Intel Advanced Link Analyzer

Intel Quartus Prime Pro Edition

Programmeur et outils Quartus Prime Pro Edition
Tout voir Voir moins

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.