Configuration de l’appareil - Centre de support

Bienvenue au Centre de support de configuration de périphérique !

Vous trouverez ici des informations sur la sélection, la conception et la mise en œuvre de schémas et de fonctionnalités de configuration. Il y a également des directives sur la façon dont évoquer votre système et mettre au point les liens de configuration. Cette page est organisée en catégories qui s’alignent sur un flux de conception de système de configuration du début à la fin.

Profitez de votre voyage!

Obtenez des ressources d’assistance pour Les appareils Intel® Agilex™, Intel® Stratix® 10, Intel® Arria® 10 et Intel® Cyclone® 10 dans les pages ci-dessous. Pour les autres appareils, effectuez une recherche à partir des liens suivants : Documentation, Cours de formation, Intel® vidéos rapides FPGA, Intel® exemples de conception FPGAet Base de connaissances FPGA.

1. Détails de configuration spécifiques à l’appareil

Tableau 1 - Vue d’ensemble des schémas et des fonctionnalités de configuration

Caractéristiques defamille de
configuration des schémas de configuration depériphériques

Régime

Largeur des données

Taux d’horloge maximum

Débit de données maximal

Sécurité de la conception

Reconfiguration partielle (2)

Mise à jour du système distant

Bouleversements d’un seul événement

Configuration par l’intermédiaire du protocole

Intel Agilex

Avalon® Streaming

32 bits

125 MHz

4000 Mbps

Noyau IP du chargeur flash parallèle II

S.O.

16 bits

125 MHz

2000 Mbps

8 bits

125 MHz

1000 Mbps

Série active (AS)

4 bits

166(1) MHz

664 Mbps

JTAG

1 bit

30 MHz

30 Mbps

S.O.

S.O.

Intel® Stratix® 10

Avalon®-ST

32 bits

125 MHz

4000 Mbps

Noyau IP du chargeur flash parallèle II

S.O.

16 bits

125 MHz

2000 Mbps

8 bits

125 MHz

1000 Mbps

Série active (AS)

4 bits

125(1) MHz

500 Mbps

JTAG

1 bit

30 MHz

30 Mbps

S.O.

S.O.

Intel® Arria® 10

Configuration via HPS

32 bits

100 MHz

3200 Mbps

via HPS

S.O.

16 bits

100 MHz

1600 Mbps

Parallèle passif rapide (FPP)

32 bits

100 MHz

3200 Mbps

Noyau IP du chargeur flash parallèle

S.O.

16 bits

100 MHz

1600 Mbps

8 bits

100 MHz

800 Mbps

Série active (AS)

4 bits

100 MHz

400 Mbps

(3)

1 bit

100 MHz

100 Mbps

Série passive (PS)

1 bit

100 MHz

100 Mbps

(3)

Noyau IP du chargeur flash parallèle

S.O.

JTAG

1 bit

33 MHz

33 Mbps

(3)

S.O.

S.O.

Intel® Cyclone® 10 GX

Parallèle passif rapide (FPP)

32 bits

100 MHz

3200 Mbps

Noyau IP du chargeur flash parallèle

S.O.

16 bits

100 MHz

1600 Mbps

8 bits

100 MHz

800 Mbps

Série active (AS)

4 bits

100 MHz

400 Mbps

(3)

1 bits

100 MHz

100 Mbps

Série passive (PS)

1 bit

100 MHz

100 Mbps

(3)

Noyau IP du chargeur flash parallèle

S.O.

JTAG

1 bit

33 MHz

33 Mbps

S.O.

(3)

S.O.

S.O.

Intel® Cyclone® 10 LP

Parallèle passif rapide (FPP)

8 bits

66(4)/100(6) MHz

528(4)/800(6) Mbps

S.O.

S.O.

Noyau IP du chargeur flash parallèle

S.O.

Série passive (PS)

1 bit

66(4)/133(5) MHz

66(4)/133(5) Mbps

S.O.

S.O.

Noyau IP du chargeur flash parallèle

S.O.

Série active (AS)

1 bit

40 MHz

40 Mbps

S.O.

S.O.

S.O.

JTAG

1 bit

25 MHz

25 Mbps

S.O.

S.O.

S.O.

S.O.

  1. Le débit d’horloge maximum en utilisant OSC_CLK_1 comme clock source de configuration. Le débit d’horloge maximum réduit si vous utilisez l’oscillateur interne comme clock source de configuration, pendant le fonctionnement de SmartVID, ou quand le périphérique est en mode utilisateur.
  2. Vous pouvez effectuer une reconfiguration partielle après que le périphérique soit entièrement configuré. Le pour en savoir plus, référez-vous au guide utilisateur partiel de reconfiguration.
  3. La configuration partielle peut être exécutée seulement quand elle est configurée en tant qu’hôte interne.
  4. Tension d’alimentation pour la logique interne, VCCINT = 1,0 V.
  5. Tension d’alimentation pour la logique interne, VCCINT = 1,2 V.
  6. Tension d’alimentation pour la logique interne, VCCINT = 1,2 V. Cyclone 10 LP 1.2 V core voltage devices support 133 MHz DCLK fMAX for 10CL006, 10CL010, 10CL016, 10CL025, and 10CL040 only.

2. Schémas de configuration et IP

Guides de l’utilisateur de la configuration

Appareils Intel Agilex

Appareils Intel Stratix 10

Reconfiguration partielle

Page de support de reconfiguration partielle

Appareils Intel Agilex

Appareils Intel Stratix 10

Intel® Arria® 10 appareils

Appareils Intel® Cyclone®10 GX

Ressources supplémentaires :

Mise à niveau du système distant

Appareils Intel Agilex

Appareils Intel Stratix 10

Appareils Intel Arria 10

Appareils Intel Cyclone 10 GX

Périphériques Intel Cyclone 10 LP

Ressources supplémentaires :

IP d’accès flash

Appareils Intel Agilex

Appareils Intel Stratix 10

Appareils Intel Arria 10

Appareils Intel Cyclone 10 GX

Périphériques Intel Cyclone 10 LP

4. Intel® Quartus® Flux de conception logicielle principal

Tableau 2 - Flux de génération de fichiers de configuration et de programmation de périphériques

1. Cadre général

  • Page générale de la boîte de dialogue Options de périphérique et de broche dans le logiciel Intel Quartus Prime.
  • Spécifiez les options de l’appareil. Ces options sont indépendantes sur le schéma de configuration.

2. Paramètre de configuration

  • Page de configuration de la boîte de dialogue Options de périphérique et de broche dans le logiciel Intel Quartus Prime.
  • Spécifiez le schéma de configuration du périphérique, le paramètre de périphérique de configuration et le paramètre de broche de configuration.

3. Configuration des fichiers de programmation

  • Page Fichiers de programmation de la boîte de dialogue Options de périphérique et de broche dans le logiciel Intel Quartus Prime.
  • Sélectionnez le format de fichier de programmation à générer. La sélection du fichier de programmation dans cette page est facultative, il est recommandé à l’utilisateur d’utiliser le fichier de programmation de conversion ou le générateur de fichiers de programmation pour convertir / générer le type de fichier de programmation pour l’utilisation du schéma de configuration sélectionné.

4. Autres paramètres de fonctionnalités avancés facultatifs

  • Détection d’erreur CRC, paramètres CvP et reconfiguration partielle page de la boîte de dialogue Options de périphérique et de broche dans le logiciel Intel Quartus Prime.
  • Page CRC de détection d’erreur - Spécifiez si la détection d’erreur est utilisée et la vitesse à laquelle elle est vérifiée.
  • Page Paramètres CvP - Spécifiez le type de paramètres CvP.
  • Page reconfiguration partielle - Spécifiez les paramètres de reconfiguration partielle.

5. Générer des fichiers de configuration et de programmation

  • Une fois la compilation de conception terminée, le convertir les fichiers de programmation ou le générateur de fichiers de programmation est l’outil du logiciel Intel Quartus Prime pour convertir / générer le type de fichier de programmation pour le schéma de configuration ou la fonctionnalité de configuration sélectionné.

Où puis-je trouver des informations sur les paramètres de configuration de l’appareil et la configuration et la génération de fichiers de programmation ?

Appareils Intel Agilex

Appareils Intel Stratix 10

Appareils Intel Arria 10

Appareils Intel Cyclone 10 GX

Périphériques Intel Cyclone 10 LP

5. Conception du conseil d’administration

Où puis-je trouver des informations sur les directives de conception de configuration de périphérique ?

Appareils Intel Agilex

Appareils Intel Stratix 10

Appareils Intel Arria 10

Appareils Intel Cyclone 10 GX

Périphériques Intel Cyclone 10 LP

Où puis-je trouver des informations sur les instructions de connexion pour la broche de configuration ?

Appareils Intel Agilex

Appareils Intel Stratix 10

Appareils Intel Arria 10

Appareils Intel Cyclone 10 GX

Périphériques Intel Cyclone 10 LP

Où puis-je trouver des informations sur les spécifications de configuration ?

La spécification de configuration dans la fiche technique de l’appareil spécifie les spécifications suivantes :

  • Spécifications de synchronisation pour les broches de contrôle de configuration
  • Spécifications de synchronisation/performances pour chacun des schémas de configuration pris en charge
  • Tailles de flux de bits de configuration
  • Estimation du temps de configuration pour chacun des schémas de configuration pris en charge

Appareils Intel Agilex

Appareils Intel Stratix 10

Appareils Intel Arria 10

Appareils Intel Cyclone 10 GX

Périphériques Intel Cyclone 10 LP

6. Déboguer

Utilitaire de résolution des problèmes de configuration FPGA

Intel Agilex et Intel Stratix 10 FPGA System Console Debugging Tool Using JTAG

Intel Stratix 10 FPGA SDM Debug Toolkit vous aide à déboguer vos problèmes de configuration.

  • Il est disponible dans le logiciel Intel Quartus Prime Pro Edition v18.1 et versions ultérieures.

Recherche d’un outil pour déboguer les défaillances de configuration / sécurité de la conception / détection d’erreurs contrôle de redondance cyclique (CRC) sur Intel® Arria® 10 appareils?

  • Pour obtenir cet outil de diagnostic de configuration, veuillez contacter votre représentant commercial Intel®.

Vous pouvez employer ce dépanneur ou analyse d’arborescence de panne pour identifier des causes possibles d’échec de configuration.

Solution de base de connaissances

Accédez à La base de connaissances, entrez les mots-clés du problème auquel vous êtes confronté pour trouver la solution.

Périphériques de configuration pris en charge par Intel®

Appareils de configuration tiers pris en charge par Intel

Le tableau 3 présente les critères des périphériques de configuration tiers pris en charge par Intel Quartus Convert Programming File Tools et Quartus Programmer version 21.3 Pro Edition et 20.1 Standard Edition.

Tableau 3 - Périphériques de configuration tiers pris en charge par Intel

Intel FPGA

Fournisseur

P/N

Adressage d’octets

Paramètres d’horloge factice

ASx1 ASx4

Flash quad-activé permanent?

Appareils Flash testés et pris en charge par Intel

Intel Agilex

Micron

MT25QU128

3 octets(1)

S.O.

10(4)

No(6)

MT25QU128ABA8ESF-0SIT

MT25QU256

MT25QU256ABA8E12-1SIT

MT25QU512

MT25QU512ABB8ESF-0SIT

MT25QU01G

MT25QU01GBBB8ESF-0SIT

MT25QU02G

MT25QU02GCBB8E12-0SIT

Macronix

MX25U128(10)

3 octets(1)

S.O.

6(1)

No(6)

MX25U12835FMI-100

MX25U256(10)

MX25U25645GMI00

MX25U512(10)

MX25U51245GMI00

MX66U512(10)

MX66U51235FXDI-10G

MX66U1G(10)

MX66U1G45GXDI00

MX66U2G(10)

MX66U2G45GXRI00

ISSI

IS25WP512M

3 octets(1)

S.O.

6(1)

No(6)

IS25WP512M-RHLE

Intel Stratix 10

Micron

MT25QU128

3 octets(1)

S.O.

10(4)

No(6)

MT25QU128ABA8ESF-0SIT

MT25QU256

MT25QU256ABA8E12-1SIT

MT25QU512

MT25QU512ABB8ESF-0SIT

MT25QU01G

MT25QU01GBBB8ESF-0SIT

MT25QU02G

MT25QU02GCBB8E12-0SIT

Macronix

MX25U128(10)

3 octets(1)

S.O.

6(1)

No(6)

MX25U12835FMI-100

MX25U256(10)

MX25U25645GMI00

MX25U512(10)

MX25U51245GMI00

MX66U512(10)

MX66U51235FXDI-10G

MX66U1G(10)

MX66U1G45GXDI00

MX66U2G(10)

MX66U2G45GXRI00

Intel Arria 10, Intel Cyclone 10 GX

Micron

MT25QU256

4octets (4)

10(4)

10(4)

No(6)

MT25QU256ABA8E12-1SIT

MT25QU512

MT25QU512ABB8ESF-0SIT

MT25QU01G

MT25QU01GBBB8ESF-0SIT

MT25QU02G

MT25QU02GCBB8E12-0SIT

Macronix

MX25U256(3)

4octets (5)

10(5)

10(5)

Oui(6)

MX25U25645GXDI54

MX25U512(3)

MX25U51245GXDI54

MX66U1G(3)

MX66U1G45GXDI54

MX66U2G(3)

MX66U2G45GXRI54

Cyclone V, Arria V, Stratix V

Micron

MT25QL128

3 octets(1)

12(4)

12(4)

No(6)

MT25QL128ABA8ESF-0SIT

MT25QL256

4octets (4)

4(4)

10(4)

No(6)

MT25QL256ABA8ESF-0SIT

MT25QL512

MT25QL512ABB8ESF-0SIT

MT25QL01G

MT25QL01GBBB8ESF-0SIT

MT25QL02G

MT25QL02GCBB8E12-0SIT

Macronix

MX25L128

3-octet(1)(2)

8(1)

6(1)

No(6)

MX25L12833FMI-10G

MX25L256

MX25L25645GMI-08G

MX25L512

MX25L51245GMI-08G

Cyprès

S25FL128

3-octet(1)(2)

8(1)

7(1)

No(6)

S25FL128SAGMFI000

S25FL256

S25FL256SAGMFI000

S25FL512

S25FL512SAGMFI0I0

Cyclone 10 LP

Micron

MT25QL128

3-octet(1)(2)

8(1)

S.O.

No(6)

MT25QL128ABA8ESF-0SIT

MT25QL256

MT25QL256ABA8ESF-0SIT

MT25QL512

MT25QL512ABB8ESF-0SIT

MT25QL01G

MT25QL01GBBB8ESF-0SIT

MT25QL02G

MT25QL02GCBB8E12-0SIT

Macronix

MX25L128

3-octet(1)(2)

8(1)

S.O.

No(6)

MX25L12833FMI-10G

MX25L256

MX25L25645GMI-08G

MX25L512

MX25L51245GMI-08G

Cyprès

S25FL128

3-octet(1)(2)

8(1)

S.O.

No(6)

S25FL128SAGMFI000

S25FL256

S25FL256SAGMFI000

S25FL512

S25FL512SAGMFI0I0

  1. Utilisation du paramètre par défaut des périphériques de configuration.
  2. Lors de la mise à niveau du système distant, l’adresse de démarrage des images doit être définie dans les 128 premiers Mo.
  3. Les appareils Intel Arria 10 et Intel Cyclone 10 GX ne prennent en charge que les appareils de configuration Macronix avec le numéro de pièce MX25U25645GXDI54, MX25U51245GXDI54, MX66U1G45GXDI54, MX66U2G45GXRI54.
  4. Le programmeur Intel Quartus a défini le registre de configuration non volatile pendant l’opération de programmation. L’utilisateur doit définir le registre manuellement si vous utilisez un programmeur tiers.
  5. Les périphériques de configuration sont permanents à cette valeur, l’utilisateur n’ont pas les options pour changer ce paramètre.
  6. Intel Quartus Programmer émet la commande d’activer le mode quad
  7. Ces périphériques de configuration ne sont pas pris en charge par le noyau IP INTEL FPGA ASMI Parallel I hérité et le noyau IP ASMI Parallel II Intel FPGA. Pour une nouvelle conception, veuillez vous référer au noyau IP Intel FPGA de l’interface Flash série générique.
  8. AS x 1 - La configuration série active prennent en charge la largeur de données de 1 bit
  9. AS x 4 - Le schéma de configuration série actif prennent en charge la largeur de données de 4 bits
  10. Les appareils Intel Stratix 10 et Intel Agilex ne prennent pas en charge les périphériques de configuration Macronix avec le numéro de pièce MX25U25645GXDI54, MX25U51245GXDI54, MX66U1G45GXDI54 et MX66U2G45GXRI54.

Exemples de conception et dessins de référence

Exemples de conception et dessins de référence

Magasin de design

Appareils Intel Agilex

Appareils Intel Stratix 10

Appareils Intel Arria 10

Appareils Intel Cyclone 10 GX

Périphériques Intel Cyclone 10 LP

Cours de formation et vidéos

Cours de formation

Titre

Type

Désignation des marchandises

Introduction à la configuration des FPGA Intel

En ligne

Découvrez les schémas de configuration, les solutions, les fonctionnalités et les outils disponibles pour configurer les FPGA Intel et les périphériques de configuration de programmation.

Schémas de configuration pour les FPGA Intel

En ligne

Découvrez la différence entre tous les schémas de configuration qui peuvent être utilisés pour configurer les FPGA Intel.

Solutions de configuration pour les FPGA Intel

En ligne

En savoir plus sur les périphériques de configuration Intel FPGA, les chargeurs flash série et parallèles et les solutions de configuration intégrées

Configuration pour les appareils Intel Stratix 10

En ligne

Découvrez les fonctionnalités de configuration uniques disponibles sur les appareils Intel Stratix 10

Mise à niveau du système distant sur les appareils Intel MAX 10

En ligne

Découvrez comment configurer et effectuer un RSU dans un appareil Intel MAX 10

Création d’un chargeur de démarrage de deuxième étage pour les SoC Intel FPGA

En ligne

Apprenez le flux et les outils disponibles pour personnaliser et générer rapidement le logiciel de démarrage de la deuxième étape

Démarrage sécurisé avec Intel Arria 10 SoC FPGA

En ligne

Apprenez à générer et à programmer Intel® Arria® 10 FPGA SoC avec une image de démarrage de deuxième étape cryptée et / ou signée

Atténuation des perturbations d’événements uniques dans les appareils Intel Arria 10 et Intel Cyclone 10 GX

En ligne

Découvrez les fonctionnalités des familles d’appareils Intel® Arria® 10 et Intel Cyclone 10 GX qui peuvent être utilisées dans la conception de votre propre solution d’atténuation SEU

Atténuation seu dans les appareils Intel FPGA: Marquage de hiérarchie

En ligne

Découvrez comment vous pouvez améliorer votre solution de traitement de la sensibilité en complétant la technique d’atténuation des perturbations d’événements uniques (SEU) avec une fonctionnalité appelée marquage de hiérarchie

Atténuation seu dans les appareils Intel FPGA: Injection de défaut

En ligne

En savoir plus sur le noyau IP d’injection de panne et le logiciel de débogueur d’injection de panne pour réduire le taux d’échec dans le temps (FIT)

Utilisation de l’interface flash série générique

En ligne

Apprenez à utiliser l’interface flash série générique Intel FPGA IP Core pour programmer n’importe quel périphérique flash de type interface périphérique série (SPI)

Vue d’ensemble du matériel SoC : Contrôleurs flash et protocoles d’interface

En ligne

En savoir plus sur le sous-système de processeur dur (HPS) trouvé sur les SoC Cyclone V, Arria V et Arria 10. La formation en ligne comprend des informations sur les contrôleurs de stockage non volatils et les différents protocoles d’interface.

Reconfiguration partielle pour les appareils Intel FPGA : introduction et affectations de projet

En ligne

Formation à la reconfiguration partielle partie 1 de 4. Cette partie de la formation vous présente la fonctionnalité PR et le flux de conception général pour une conception PR. Vous en apprendrez également davantage sur les affectations de partition de conception et de région de verrouillage logique, les affectations requises pour la mise en œuvre d’une conception PR et les recommandations sur la façon de planer une conception pour pr.

Reconfiguration partielle pour les appareils Intel FPGA : directives de conception et exigences de l’hôte

En ligne

Formation à la reconfiguration partielle partie 2 de 4. Cette partie de la formation traite des directives pour la création d’une conception PR, y compris la création d’un sur-ensemble de port et d’une logique de gel. Il traite également des exigences pour un hôte pr, la logique ajoutée à la région statique de la conception ou un périphérique externe pour contrôler des opérations pr.

Reconfiguration partielle pour les périphériques Intel FPGA: IP de l’hôte PR et implémentations

En ligne

Formation à la reconfiguration partielle partie 3 de 4. Cette partie de la formation traite de toute l’adresse IP PR incluse dans le logiciel Intel Quartus Prime, y compris l’IP du contrôleur PR, l’IP du contrôleur de région et l’IP Freeze Bridge. Vous verrez également comment utiliser ces adresses IP pour implémenter une conception d’hôte interne ou externe.

Reconfiguration partielle pour les périphériques Intel FPGA : fichiers de sortie et démonstration

En ligne

Formation à la reconfiguration partielle partie 4 de 4. Cette dernière partie de la formation traite de l’ensemble du flux de conception d’un projet de relations publiques. Il examine également les fichiers sortis du flux. Une démonstration d’une conception de relations publiques complète et fonctionnelle à l’aide du kit de développement Intel Arria 10 GX est également incluse.

Titre

Désignation des marchandises

Mise en œuvre d’une conception de reconfiguration partielle dans Qsys pour les FPGA Intel

Regardez cette vidéo pour savoir comment implémenter la conception de reconfiguration partielle dans Qsys pour les FPGA Intel.

Mise à niveau et mise à jour du système à distance Données EPCQ sur console système sur Cyclone 10 LP FPGA

Regardez cette vidéo pour savoir comment effectuer la fonction de mise à niveau du système distant sur Intel Cyclone 10 LP FPGA

Configuration d’Arria 10 par protocole (CvP)

Regardez cette vidéo pour savoir comment configurer votre appareil Intel Arria 10 à l’aide du protocole PCIe.

Comment personnaliser le fichier JAM pour plusieurs périphériques JTAG dans une seule chaîne JTAG Partie1

Regardez cette vidéo pour en savoir plus sur la personnalisation des fichiers JAM pour une carte avec des chaînes JTAG multi-appareils.

Comment personnaliser le fichier JAM pour plusieurs périphériques JTAG dans une seule chaîne JTAG Partie2

Regardez cette vidéo pour en savoir plus sur la personnalisation des fichiers JAM pour une carte avec des chaînes JTAG multi-appareils.

Comment exécuter la configuration série active (AS) par l’intermédiaire de l’interface JTAG utilisant le noyau IP de chargeur flash série

Regardez cette vidéo pour en savoir plus sur les schémas de configuration autres que la configuration JTAG habituelle. De plus, cette vidéo couvre le noyau IP du chargeur flash série (SFL).

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.