® Centre de développement Intel Cyclone 10 FPGA
Le FPGA Developer Center est organisé en étapes standard de l’industrie, qui vous offre différentes ressources pour terminer votre conception Intel® FPGA. Chaque étape de conception est détaillée dans les sous-sections extensibles avec des liens qui vous permettent de sélectionner et de passer entre les différents périphériques de génération 10.
1. Informations sur les périphériques
Documentation
Exemples de conception |
---|
Intel® Cyclone® 10 GX |
exemples de conception Intel® Cyclone® 10 GX sur Design Store |
Intel® Cyclone® 10 LP |
Formations et vidéos |
---|
Intel® Cyclone® 10 GX |
Mesures d’atténuation seU dans les appareils Intel® FPGA : marquage dans la hiérarchie |
Intel® Cyclone® 10 GX |
Comment programmer Cyclone 10 LP avec deux images de configuration Partie 1 |
Kits de développement |
---|
Intel® Cyclone® 10 GX |
Intel® Cyclone® 10 GX |
Intel FPGA Wiki |
---|
Intel® Cyclone® 10 GX |
2. Protocole d’interface
Documentation
Guides de l’utilisateur |
---|
Interface mémoire externe |
Guide de l’utilisateur de Intel® Cyclone® 10 interfaces de mémoire externe IP |
Guide de l’utilisateur de Intel FPGA PHYLite pour les interfaces parallèles IP Core |
Guides de l’utilisateur / Présentation de l’appareil / Fiche technique de périphérique / Notes d’application |
---|
Ethernet |
Guide de l’utilisateur de Intel® FPGA Ethernet Triple-Speed Ethernet Core |
Guide de l’utilisateur de l’Ethernet 10G MAC Intel FPGA faible latence |
Guide de l’utilisateur® de l’émetteur-récepteur Intel Cyclone 10 GX PHY |
AN 585 : débogage de simulation à l’aide de testbench Ethernet à trois vitesses |
AN 735 : Altera® directives de migration du cœur IP MAC IP à faible latence |
Guides de l’utilisateur |
---|
PCI Express* |
Interface 10 et Intel Cyclone 10 Avalon MM Intel Arria pour guide de l’utilisateur PCIe |
Guides de l’utilisateur |
---|
Traitement numérique du signal (DSP) |
Guide de l’utilisateur du noyau IP du générateur de nombres aléatoires |
Guides de l’utilisateur |
---|
Intégré |
Guides de l’utilisateur |
---|
Audio et vidéo |
Guide de l’utilisateur du processeur IP Core™ Intel® FPGA SDI II |
Vidéos de démarrage rapide |
---|
Autre IP série |
Intel FPGA Wiki |
---|
Interface mémoire externe |
Guide de l’outil de configuration à la recherche de paramètres de démarrage |
3. Planification de la conception
Documentation
Guides de l’utilisateur / Présentation de l’appareil / Fiche technique de périphérique / Notes d’application |
---|
Guide de l’utilisateur de démarrage : Intel Quartus Prime Pro Edition |
Guide de l’utilisateur de Platform Designer (Intel® Quartus® Prime Pro Edition) |
® Directives de conception de périphériques Intel Cyclone 10 GX |
Directives de conception de périphériques Intel Cyclone 10 LP |
Formations et vidéos |
---|
Conception rapide et facile des systèmes d’E/S avec BlueLœux |
4. Entrée conception
Documentation
Le logiciel Intel® Quartus® Prime Pro Edition offre un synthétiseur mature qui vous permet d’entrer dans vos conceptions avec une flexibilité maximale. Si vous êtes nouveau dans ces langues, vous pouvez utiliser des exemples en ligne ou des modèles intégrés pour vous aider à démarrer.
Le logiciel Intel Quartus Prime Pro Edition offre des modèles Verilog et VHDL des structures fréquemment utilisées. Pour plus d’informations sur l’utilisation de ces modèles, reportez-vous à la section « Utiliser des modèles HDL fournis » du manuel Intel Quartus Prime Pro.
Le logiciel de conception Intel® Quartus® Prime est également fourni avec Intel® High Level Synthesis Compiler qui synthétise une fonction C++ dans une implémentation RTL optimisée pour les produits Intel® FPGA.
Téléchargements de logiciels |
---|
Centre de téléchargement pour toutes les versions du logiciel Intel® Quartus® Prime |
5. Simulation et vérification
Documentation
Exemples de conception |
---|
Exemple de conception de la suite IP de vérification Avalon® |
Téléchargements de logiciels |
---|
6. Implémentation et optimisation
Documentation
Formations et vidéos |
---|
Resynchronisation du bloc de conception dans le logiciel Intel® Quartus® Prime Pro |
7. Analyse du timing
Documentation
Guides de l’utilisateur / Présentation de l’appareil / Fiche technique de périphérique / Notes d’application |
---|
Guide de l’utilisateur de l’analyseur de synchronisation : Intel Quartus Prime Pro Edition |
AN 366 : comprendre le timing de sortie des E/S pour les périphériques Altera® |
AN 471 : analyse de la PLL FPGA hautes performances avec TimeQuest |
AN 433 : Contrainte et analyse des interfaces synchrones source |
AN 775 : Directives de génération d’informations sur le timing des E/S |
8. Débogage sur puce
Documentation
Intel FPGA Wiki |
---|
Téléchargements de logiciels |
---|
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.