Centre de ressources de débogage sur puce

À mesure que les FPGA augmentent en performances, en taille et en complexité, le processus de vérification peut devenir un élément essentiel du cycle de conception du FPGA. Pour atténuer la complexité du processus de vérification, Intel® FPGA fournit un portefeuille d’outils de débogage sur puce. Les outils de débogage sur puce permettent la capture en temps réel des nœuds internes dans votre conception pour vous aider à vérifier votre conception rapidement sans l’utilisation d’équipements externes.

Pour un bref aperçu du portefeuille d’outils de débogage sur puce et du planificateur de puce, reportez-vous à la section Analyseur logique intégré SignalTap * II sur les pages produits Vérification et Niveau de la carte.

Pour rechercher des problèmes de débogage sur puce connus et des solutions de support technique, utilisez Intel® base de données de connaissancesFPGA. Vous pouvez également visiter la communauté Intel pour vous connecter et discuter de problèmes techniques avec d’autres utilisateurs d’Intel® FPGA.

Pour obtenir un support technique supplémentaire, utilisez mySupport pour créer, afficher et mettre à jour des demandes de service.

Ressources de débogage sur puce

Le tableau 1 fournit des liens vers la documentation disponible sur les outils de débogage sur puce.

Tableau 1. Documentation de référence sur le débogage sur puce

Ressources

Désignation des marchandises

Débogage de conception rapide à l’aide de SignalProbe (PDF)

Ce chapitre du Manuel du logiciel de développement Quartus® II décrit la fonctionnalité SignalProbe. Cette fonctionnalité rend la vérification de conception plus efficace en acheminant rapidement les signaux internes aux broches d’E/S sans affecter la conception.

Débogage de conception à l’aide de l’analyseur logique intégré SignalTap II (PDF)

Ce chapitre du Manuel du logiciel de développement Quartus II fournit une description du flux de vérification à l’aide de l’analyseur logique intégré SignalTap II. L’analyseur logique intégré SignalTap II déboge une conception FPGA en sondant les signaux internes dans la conception alors que la conception fonctionne à pleine vitesse.

Débogage dans le système à l’aide d’analyseurs logiques externes (PDF)

Ce chapitre du Manuel du logiciel de développement Quartus II fournit des informations sur la fonctionnalité d’interface de l’analyseur logique. Cette fonctionnalité connecte un grand ensemble de signaux internes de périphérique à un petit nombre de broches de sortie à des fins de débogage et vous permet de tirer parti des fonctionnalités avancées dans votre analyseur logique externe.

Mise à jour de la mémoire et des constantes dans le système (PDF)

Ce chapitre du Manuel du logiciel de développement Quartus II décrit l’éditeur de contenu de mémoire dans le système. Cette fonctionnalité fournit un accès en lecture et en écriture aux mémoires et aux constantes FPGA dans le système via l’interface JTAG.

Débogage de conception à l’aide de sources et de sondes dans le système (PDF)

Ce chapitre du Manuel du logiciel de développement Quartus II décrit la fonctionnalité des sources et des sondes dans le système. Cette fonctionnalité met en place des chaînes de registre personnalisées pour piloter ou échantillonner n’importe quel nœud logique dans votre conception, offrant un moyen facile d’entrer des stimuli virtuels simples et de capturer la valeur actuelle des nœuds instrumentés.

Débogage du lien de l’émetteur-récepteur à l’aide du logiciel Quartus II (PDF)

Ce chapitre du manuel Quartus II décrit comment utiliser la nouvelle boîte à outils de l’émetteur-récepteur introduite dans le logiciel Quartus II v10.0 pour vérifier les liaisons haute vitesse des appareils Basés sur un émetteur-récepteur Intel® FPGA dans votre système. Intel® FPGA fournit également des exemples de conception avec ce chapitre pour vous permettre de démarrer avec la boîte à outils de l’émetteur-récepteur.

Guide de l’utilisateur de sld_virtual_jtag Megafunction (PDF)

Ce manuel de référence décrit la mégafonction JTAG virtuelle, également connue sous le nom de mégafonction sld_virtual_jtag. La mégafonction sld_virtual_jtag facilite l’utilisation du port JTAG comme interface de communication simple, vous permettant de développer des solutions de débogage personnalisées.

AN 323: Utilisation des analyseurs logiques embarqués SignalTap II dans les systèmes de constructeur SOPC (PDF)

Fichiers de conception

Cette note d’application décrit comment utiliser l’analyseur logique SignalTap II pour surveiller les signaux situés à l’intérieur d’un module système généré par SOPC Builder.

Fichiers de conception pour AN 323: Utilisation des analyseurs logiques intégrés SignalTap II dans les systèmes SOPC Builder.

AN 446: Débogage nios® II systèmes avec l’analyseur logique SignalTap II (PDF)

Cette note d’application examine l’utilisation du plug-in Nios II dans l’analyseur logique SignalTap II et présente les capacités, les options de configuration et les modes d’utilisation pour le plug-in.

Le tableau 2 fournit des liens vers la formation et les démonstrations disponibles sur les outils de débogage sur puce.

Tableau 2. Formation et démonstrations de débogage sur puce

Ressources

Désignation des marchandises

Analyseur logique intégré SignalTap II

Version chinoise: Analyseur logique intégré SignalTap II
(Une heure)

Ce cours de formation en ligne fournit une procédure pas à pas approfondie sur l’utilisation de l’analyseur logique SignalTap II.

Il s’agit d’un cours en ligne d’une heure et demie.

Boîte à outils de l’émetteur-récepteur

Apprenez à vérifier les liens d’émetteurs-récepteurs haute vitesse sur votre tableau à l’aide de la boîte à outils de l’émetteur-récepteur (introduite dans Quartus II v10.0) avec ce cours de formation en ligne.

Il s’agit d’un cours en ligne de 40 minutes.

Débogage et communication avec un FPGA à l’aide de la mégafonction virtuelle JTAG

Cette formation est une introduction sur la façon d’utiliser la mégafonction JTAG virtuelle.

Il s’agit d’un cours en ligne d’une demi-heure.

L’outil de débogage et d’analyse du logiciel Quartus II

Découvrez les fonctionnalités avancées (y compris l’utilisation d’outils de débogage sur puce) du logiciel Quartus II qui vous permettent de vérifier votre conception.

Il s’agit d’un cours d’une journée dirigé par un instructeur.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.