Centre de support IP de l’interface numérique série II

Assurez-vous d’activer l’option « sortie d’erreur CRC » dans l’éditeur de paramètres IP Intel® FPGA SDI II pour les valeurs correctes de CRC (ne s’applique pas pour SD-SDI).

Vous pouvez vous référer au Guide de l’utilisateur IP SDI II Intel® FPGA, section 5.3.1. Insérer une ligne pour une insertion de ligne correcte.

Vous pouvez vous référer au guide de l’utilisateur de l’exemple de conception IP SDI II Intel® Stratix 10 FPGA, section 1.5.1. Directives de connexion et de paramètres sur la façon d’afficher correctement le format vidéo NTSC et PAL.

Assurez-vous que la fréquence du signal d’horloge est connectée à la fréquence d’horloge embarquée correcte. Par exemple, si le signal d’horloge de reflck de SDI Tx PLL est configuré à 148,5 MHZ, alors employez la puce d’horloge de 148,5 MHZ aussi bien pour se connecter au signal de refclk de SDI Tx PLL.

Pour l’exemple de conception de bouclage série, le client peut voir toute la résolution vidéo prise en charge dans le fichier .tcl dans ce répertoire <exemple de dossier de conception>\hwtest\tpg_ctrl.tcl. Pour la conception d’exemple de boucl parallèle, ce fichier .tcl n’est pas disponible, mais le client peut toujours accéder à toute la résolution vidéo prise en charge dans la spécification SMPTE.

Vous pouvez vous référer au guide de l’utilisateur de l’exemple de conception IP SDI II Intel® Stratix 10 FPGA, section 1.5.1. Directives de connexion et de paramètres sur la façon d’afficher correctement le format vidéo NTSC et PAL.

Assurez-vous que la fréquence du signal d’horloge est connectée à la fréquence d’horloge embarquée correcte. Par exemple, si le signal d’horloge de reflck de SDI Tx PLL est configuré à 148,5 MHZ, alors employez la puce d’horloge de 148,5 MHZ aussi bien pour se connecter au signal de refclk de SDI Tx PLL.

Pour l’exemple de conception de bouclage série, le client peut voir toute la résolution vidéo prise en charge dans le fichier .tcl dans ce répertoire <exemple de dossier de conception>\hwtest\tpg_ctrl.tcl. Pour la conception d’exemple de boucl parallèle, ce fichier .tcl n’est pas disponible, mais le client peut toujours accéder à toute la résolution vidéo prise en charge dans la spécification SMPTE.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.