RapidIO IP Core Resource Center
Intel fournit une gamme de solutions FPGA complètes pour le développement d’éléments de traitement RapidIO personnalisés, de ponts et de commutateurs.
Intel Offre Deux FonctionS RapidIO MegaCore Distinctes
- La fonction RapidIO II MegaCore est conforme à la révision 2.2 de la spécification RapidIO.
- Séparations de couches physiques, de transport et logiques (architecture modulaire)
- Séquence IDLE2 - symbole de contrôle long
- 1.25, 2.5, 3.125, 5.0, et 6.25 Gbauds débits de voie avec des largeurs de liaison 1x, 2x, et 4x
- La fonction RapidIO MegaCore est conforme aux révisions des spécifications RapidIO 1.3/2.1
- Séparations de couches physiques, de transport et logiques (architecture modulaire)
- Séquence IDLE1 - symbole de contrôle court
- Débits de voie de 1,25, 2,5, 3,125 et 5,0 Gbauds avec des largeurs de liaison 1x et 4X
Pour obtenir des détails sur la prise en charge des appareils, tels que les taux de voie, les largeurs de liaison et les niveaux de vitesse, reportez-vous aux guides d’utilisation de la fonction RapidIO MegaCore.
Les solutions, qui comprennent des cœurs IP RapidIO configurables et des cartes de développement, vous permettent de vous concentrer sur les fonctions de base de la conception du système en fournissant:
- Mise en œuvre simple et rapide du protocole
- Réduction des risques liés à la conception
- Temps de développement raccourcis
- Platform Designer pour l’interconnexion du système
Conceptions de référence
- Conception de référence SRIO à TI 6482 DSP ›
- Conception de référence SRIO à TI 6488 DSP ›
- Conception de référence de reconfiguration du débit de données dynamique RapidIO pour les appareils Stratix IV GX ›
- Exemple de conception : Passerelle hôte de maintenance à agent de maintenance système ›
- Exemple de conception : Implémentation personnalisée à l’aide de l’interface pass-through Avalon®-ST ›
Base de données sur les connaissances
La base de données des connaissances fournit des solutions de support, des réponses aux questions fréquemment posées et des informations sur les problèmes connus concernant RapidIO.
Voir les solutions fréquemment consultées :
- Le SRIO MegaCore fournit-il une plate-forme pour implémenter des fonctions de couche logique personnalisées ou mon propre module NREAD / NWRITE personnalisé? ›
- Pourquoi l’ordre des paquets de liaison SRIO diffère-t-il de l’ordre dans la couche applicaire ? ›
- Le RapidIO est-il capable de récupérer d’une traction de câble et de rétablir une liaison SRIO? ›
- Puis-je connecter l’interface de l’agent de maintenance du système dans ma conception SRIO à la terre si je ne l’utilise pas pour réduire la consommation globale d’élément logique (LE)?- ›
- Comment le signal de waitrequest du port d’agent d’E/S Avalon-MM répond-il à une rafale d’écriture continue ? ›
Trouvez des solutions supplémentaires sur la fonction RapidIO MegaCore.
Cours de formation en ligne
Kits de développement
Les kits de développement suivants sont disponibles pour la fonction RapidIO MegaCore:
- Portefeuille de kits de développement FPGA de 28 nm qui couvre les différents kits de développement pour les FPGA Stratix® V, Arria® V et Cyclone® V FPGA.
- Kit de développement Stratix IV GX FPGA ›
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.