Intégrité du signal et intégrité de l’alimentation - Centre de soutien
Bienvenue au Centre de soutien de l’intégrité du signal et de l’intégrité de l’alimentation!
Vous trouverez ici des informations sur la façon d’assurer l’intégrité du signal et l’intégrité de l’alimentation dans vos conceptions à grande vitesse.
Profitez de votre voyage!
Obtenez des ressources d’assistance pour les appareils Intel Stratix® 10, Intel Arria® 10 et Intel Cyclone® 10 dans les pages ci-dessous. Pour d’autres appareils, effectuez une recherche à partir des liens suivants : Archives de documentation, Cours de formation, Vidéos et webémissions, Exemples de conceptionet Base de connaissances.
Lignes directrices et documentation
Conception du conseil d’administration - Lignes directrices générales
- Base de données intel® de connaissances (KDB) pour tous les FPGA ›
- Conseiller en conception de carte haute vitesse ›
- Centre de ressources sur la conception du conseil ›
- Livre blanc sur le guidage du débit de bord du signal d’entrée ›
- Liste de vérification du réseau de distribution d’électricité (PDN) ›
- AN 574 : Méthodologie de conception du réseau de distribution d’énergie (PDN) de la carte de circuit imprimé (PCB) ›
- AN 613: Considérations de conception de l’empilement de PCB pour intel® FPGA ›
Conception de la carte - Lignes directrices sur les interfaces de mémoire externe
Conception de la carte - Lignes directrices sur les émetteurs-récepteurs
- UG-20298: Intel® Agilex™ Lignes directrices de conception de l’intégrité du signal d’interface série haute vitesse de la famille d’appareils ›
- AN 528: Sélection de matériau diélectrique de PCB et effet de tissage de fibre sur le routage de canal à grande vitesse ›
- AN 529: Via des techniques d’optimisation pour la conception de canaux à grande vitesse ›
- AN 530: Optimisation de la discontinuité d’impédance causée par les plaquettes de montage en surface pour la conception de canaux à grande vitesse ›
- AN 596: Considérations de modélisation et de conception pour les connecteurs 10 Gbps ›
- AN 651 : Routage d’évasion de PCB pour des conceptions de canal série à haute densité au-delà de 10 Gbps ›
- AN 672: Lignes directrices de conception de liaison d’émetteur-récepteur pour la transmission de débit de données à haut Gbps ›
- AN 678: Réglage de liaison à grande vitesse à l’aide de circuits de conditionnement du signal dans les émetteurs-récepteurs Stratix® V ›
- AN 684: Directives de conception pour 100 Gbps - interface CFP2 ›
- AN 689 : Conception de canaux à grande vitesse à l’aide du protocole SFF-8431 ›
- AN 766: Appareils Stratix 10, Guide de conception de la mise en page de l’interface de signal à grande vitesse ›
- Modélisation de la rugosité de surface du cuivre pour la conception de canaux multi-gigabits ›
Cours de formation et vidéos
Cours de formation recommandés
Titre |
Type |
Désignation des marchandises |
|---|---|---|
En ligne |
Découvrez la nécessité d’une simulation et d’une analyse précises de l’intégrité du signal lors de la conception de PCB haute vitesse à l’aide d’émetteurs-récepteurs Intel FPGA. |
Vidéos recommandées
Titre |
Désignation des marchandises |
|---|---|
Découvrez comment effectuer une simulation de l’intégrité du signal avec un modèle IBIS-AMI de l’émetteur-récepteur Intel Arria 10 dans l’analyseur de liens avancé. De plus, cette vidéo couvre les rapports de diagrammes oculaires. |
Autres vidéos
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.