Centre de support IP DisplayPort

Famille d’appareils

Double symbole (20 bits)
Mode)

Symbole quad (mode 40 bits)

Vitesse du tissu FPGA
Grade

Intel Stratix 10 (tuile H
et L-tile)

RBR, HBR, HBR2

RBR, HBR, HBR2, HBR3

Remarque : Support HBR3 1, 2
est préliminaire

Intel Arria 10

RBR, HBR, HBR2

RBR, HBR, HBR2,
HBR3

1, 2

Intel Cyclone® 10 GX

RBR, HBR, HBR2

RBR, HBR, HBR2,
HBR3

5, 6

Stratix® V

RBR, HBR, HBR2

RBR, HBR, HBR2

1, 2, 3

Arria® V GX/GT/GS

RBR, HBR

RBR, HBR, HBR2

3, 4, 5

Arria® V GZ

RBR, HBR, HBR2

RBR, HBR, HBR2

Toute vitesse prise en charge
grade

Cyclone® V

RBR, HBR

RBR, HBR

Toute vitesse prise en charge
grade

Appareil

Cours d’eau

Mode d’itinéraire

Symbole
par
Horloge

AMC

Registres logiques

Mémoire

Primaire

Secondaire

Bits

M10K ou M20K

Intel
Stratix
10
SST (célibataire
Volet)

RX

Double

4,967

6,748

884

16,256

11

Quad

6,976

8,344

1,112

18,816

14

Tx

Double

4,800

6,353

533

12,176

15

Quad

7,716

8,853

641

22,688

29

Intel
Arria 10

SST (célibataire
Volet)

RX

Double

4,322

6,851

1,283

28,288

13

Quad

9,297

10,955

1,319

34,496

36

Tx

Double

4,978

6,330

955

12,664

15

Quad

8,264

8,545

1,156

17,096

13

MST
(4 volets)

RX

Quad

36,403

38,337

2,700

105,728

88

Tx

Quad

41,999

55,483

6,000

99,808

86

Intel
Cyclone
10 GX

SST (célibataire
Volet)

RX

Double

4,322

6,851

1,283

28,288

13

Quad

9,297

10,955

1,319

34,496

36

Tx

Double

4,978

6,330

955

12,664

15

Quad

8,264

8,545

1,156

17,096

13

Arria V
GX

TSS

RX

Double

7,677

9,786

661

19,648

36

Quad

9,247

11,114

900

34,496

36

Tx

Double

8,263

10,304

320

22,816

20

Quad

12,660

13,040

1,243

33,632

31

MST
(2 volets)

RX

Quad

17,996

19,619

1,884

51,328

54

Tx

Quad

22,601

26,302

2,488

57,792

62

Cyclone®
V GX

TSS

RX

Double

6,236

7,619

2,864

19,648

36

Quad

7,769

8,925

3,190

34,496

36

Tx

Double

8,222

10,267

494

22,816

20

Stratix V

GX/Arria
V GZ

TSS

RX

Quad

12,628

13,003

1,359

33,632 31

Double

7,743

9,972

563 19,648 36

Quad

9,344

11,420

732 34,496 36

Tx

Double

6,725

10,067

645 22,816 20

Quad

12,168

13,060

1,223 33,632 31

MST
(4 volets)

RX

Quad

31,079

27,789

3,108 56,320 48

Tx

Quad

33,218

30,363

2,613 45,696 68

Conception
Exemple

Désignation

Débit de données

Canal
Mode

Bouclage
Type

DisplayPort
Parallèle SST
bouclage avec
PCR

DisplayPort SST

HBR3, HBR2, HBR,
et RBR

Simplex

Parallèle avec
PCR

DisplayPort
Bouclage parallèle SST sans PCR

DisplayPort SST

HBR3, HBR2, HBR,
et RBR

Simplex

Parallèle
sans PCR

Bitec FMC Daughtercard Révision

Débit de données pris en charge

Révision 8 et révision antérieure

RBR(1.62 Gbps), HBR(2.7 Gbps),
HBR2(5.4 Gbps)

Révision 10 et au-delà

RBR(1.62 Gbps), HBR(2.7 Gbps),
HBR2(2.7 Gbps), HBR3(8.1 Gbps)

Appareil

Partie de l’appareil
Nombre

Lien vers le Guide d’affectation des broches

Intel Stratix
10 Appareil

1SG280HU1F
50E2VGS1

Exemple de conception Intel Stratix 10 FPGA
Guide de l’utilisateur

Intel Arria
10 Appareil

10AX115S2F
45I1SG

Exemple de conception Intel Arria 10 FPGA
Guide de l’utilisateur

Appareil Intel Cyclone 10

10CX220YF7
80E5G

Exemple de conception Intel Cyclone 10 FPGA
Guide de l’utilisateur

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.