Centre de support IP des interfaces de mémoire externe

Sélecteur de périphérique EMIF

Estimateur de spécifications EMIF

Caractéristiques

  • Détermine les interfaces de mémoire nécessaires pour réaliser une bande passante désirée
  • Calcule la bande passante en fonction des configurations de mémoire sélectionnées
  • Affiche tous les FPGA Intel Agilex, Intel Stratix 10 et Intel Arria 10 prenant en charge les interfaces de mémoire sélectionnées
  • Détermine les performances réalisables pour une configuration spécifique de la famille d’appareils Intel FPGA sélectionnée
  • Affiche la fréquence maximale pour chaque famille FPGA, la qualité de vitesse et la configuration EMIF en fonction des sélections de filtres
  • Recherchez et comparez les performances de chaque interface et configuration de mémoire externe prise en charge pour nos FPGA

Prise en charge des appareils

  • FPGA Intel Agilex
  • Intel Stratix 10 FPGA
  • Intel Arria 10 FPGA
  • Tous les FPGA Intel

Ressources

Outils EMIF

Télécharger l’outil de sélection de périphérique EMIF

Ouvrir la page de l’estimateur de spécifications EMIF

Cours de formation

Désignation des marchandises

Introduction aux interfaces de mémoire IP dans les appareils Intel FPGA

Ce cours couvre les différentes options d’interface de mémoire externe disponibles, ainsi que les fonctionnalités architecturales et de contrôleur de mémoire dur pour Intel Stratix 10 et Intel Arria 10 FPGA

Interfaces de mémoire à bande passante élevée (HBM2) dans les appareils Intel Stratix 10 MX: Introduction, Architecture

Ce cours couvre les avantages de l’intégration de la mémoire à bande passante élevée dans les appareils Intel Stratix 10 MX FPGA, les fonctionnalités et les options pour le contrôleur HBM renforcé, et comment générer l’IP HBM2

Interfaces de mémoire à bande passante élevée (HBM2) dans les appareils Intel Stratix 10 MX : fonctionnalités HBMC

Ce cours couvre les fonctionnalités et les options du contrôleur HBM renforcé et de l’interface Arm* AMBA 4 AXI entre le contrôleur et la logique utilisateur

Vue d’ensemble du matériel SoC : Interconnexion et mémoire

Ce cours couvre les caractéristiques du SDRAM du sous-système de processeur dur (HPS) et de l’architecture de pont AMBA AXI

Intel Agilex

Intel Stratix 10

Intel Arria 10

Intel Cyclone 10

Descriptions des paramètres IP EMIF

Intel Agilex

Intel Stratix 10

Intel Arria 10

Intel Cyclone 10

Planification des broches et des ressources de l’EMIF

Cours de formation

Désignation des marchandises

Conception rapide et facile du système d’E/S avec planificateur d’interface

Ce cours explique comment mettre en œuvre un plan d’étage de ressources de conception à l’aide d’Interface Planner

Intel Agilex

Intel Stratix 10

Intel Arria 10

Intel Cyclone 10

Lignes directrices de conception du conseil d’administration de l’EMIF

Outil Paramètre d’inclinaison de la carte

Outil de calcul de perte de canal

Caractéristiques

  • Calcule l’inclinaison de la carte due aux traces de PCB et aux conceptions multi-grades
  • Calcule la perte de canal due aux interférences intersymboles (ISI) et à la diaphonie sur les signaux de commande, d’adresse, de contrôle et de données

Prise en charge

  • Intel Arria 10 et Intel Stratix 10 FPGA
  • Protocoles de mémoire DDR
  • Compatible avec mentor Graphics HyperLynx Signal Integrity logiciel uniquement

Outils

Boîte à outils de débogage EMIF

Caractéristiques

  • Affiche les marges d’étalonnage avant et après par groupe DQS et broche DQ
  • Génère des diagrammes oculaires en lecture/écriture par broche DQ (diagramme oculaire 2D)
  • Permet le générateur du trafic en temps réel personnalisable pour le test/débogage (générateur du trafic 2.0)
  • Capture les marges de lecture/écriture pendant le trafic en mode utilisateur (marge du conducteur)

Prise en charge

  • Compatible avec les projets d’exemple de conception EMIF et les conceptions EMIF personnalisées contenant une ou plusieurs interfaces de mémoire
  • Prend en charge tous les protocoles de mémoire

Accessibilité

  • Accessible via le logiciel Intel Quartus Prime (Outils > outils de débogage du système > boîte à outils de l’interface de mémoire externe)

Cours de formation

Désignation des marchandises

Débogage sur puce de l’IP des interfaces mémoire dans les appareils Intel Arria 10

Ce cours explique comment exécuter déboguer à l’aide de la boîte à outils EMIF ou de la boîte à outils de débogage sur puce, comment utiliser traffic generator 2.0 et configurer de plusieurs conceptions d’interface de mémoire pour la compatibilité avec ces outils de débogage

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.