Centre de support Ethernet

Bienvenue au centre de support IP Ethernet !

Vous trouverez ici des informations sur la façon de sélectionner, de concevoir et d’implémenter des liaisons Ethernet. Il y a également des directives sur la façon dont évoquer votre système et déboguer les liaisons Ethernet. Cette page est organisée en catégories qui s’alignent sur un flux de conception de système Ethernet du début à la fin.

Profitez de votre voyage!

Obtenez des ressources d’assistance pour Les appareils Intel® Agilex™, Intel® Stratix® 10, Intel® Arria® 10 et Intel® Cyclone® 10 dans les pages ci-dessous. Pour d’autres appareils, effectuez une recherche à partir des liens suivants : Archives de documentation, Cours de formation, Vidéos et webémissions, Exemples de conceptionet Base de connaissances.

Mise en route

1. Sélection de l’appareil et de l’IP

Quelle famille Intel® FPGA dois-je utiliser ?

Reportez-vous au tableau 1 pour comprendre la prise en charge de base de la propriété intellectuelle (IP) Ethernet pour les appareils Intel Agilex, Intel Stratix 10, Intel Arria 10 et Intel Cyclone 10. Comparez entre les quatre périphériques pour sélectionner le bon périphérique pour l’implémentation de votre sous-système Ethernet.

Tableau 1 - Support de noyau de périphérique et d’IP

Famille d’appareils

Type de vignette (périphérique Intel® Agilex™ uniquement)

De base de la PI

Interface électrique

Correction d’erreur de transfert

Protocole de temps de précision 1588

Formation à la négociation automatique / lien

Intel® Agilex

E-Tile

E-Tile Hard IP for Ethernet Intel FPGA IP Guide de l’utilisateur (HTML | PDF)

E-Tile Hard IP pour Ethernet Intel Agilex FPGA IP Exemple de guide de l’utilisateur

(| HTML PDF)

100GBASE-KR4 100GBASE-CR4

CAUI-4 CAUI-2

25GBASE-KR 25GBASE-CR

25GBASE-R AUI

Lien du consortium 25GBASE-R

10GBASE-KR 10GBASE-CR

Reed Solomon (528, 514)

Reed Solomon (544, 514)

F-Tuile

À venir avec la sortie publique de F-Tile

À déterminer

À déterminer

À déterminer

À déterminer

Famille d’appareils

Type de vignette (Intel® Stratix® 10 appareil uniquement)

De base de la PI

Interface électrique

Correction d’erreur de transfert

Protocole de temps de précision 1588

Formation à la négociation automatique / lien

Intel® Stratix® 10 GX/SX/MX/TX/DX

L-Tile et H-Tile

Ethernet triple vitesse Intel® IP FPGA
Voir le guide de l’utilisateur de base IP (| HTML PDF)

10BASE-T 100BASET 1000BASE-T 1000BASE-X

L-Tile et H-TIle

Ethernet à faible latence 10G MAC Intel FPGA IP
Voir le guide de l’utilisateur de base IP (| HTML PDF)
Voir le guide de l’utilisateur de l’exemple de conception (HTML | PDF)

10BASE-T 100BASET 1000BASE-T 1000BASE-X 10GBASE-R NBASE-T MGBASE-T

Firecode FEC

L-Tile et H-Tile

10GBASE-R Intel FPGA IP
Voir le guide de l’utilisateur de base IP pour L- et H-tile (HTML | PDF)

L-Tile et H-Tile

10GBASE-KR PHY Intel FPGA IP
Voir le guide de l’utilisateur de base IP (| HTML PDF)

L-Tile et H-Tile

Ethernet multi-débit 1G/2.5G/5G/10G Ethernet multi-débit PHY Intel FPGA IP
Voir le guide de l’utilisateur de base IP (| HTML PDF)

L-Tile et H-Tile

Faible latence 40-Gbps Ethernet Intel FPGA IP
Voir le guide de l’utilisateur de base IP (| HTML PDF)
Voir le guide de l’utilisateur de l’exemple de conception (HTML | PDF)

40G-BASE-R4

Firecode FEC

Tuile H

Intel® IP dur FPGA H-Tile pour Ethernet

Voir le guide de l’utilisateur de base IP (| HTML PDF)
Voir le guide de l’utilisateur de l’exemple de conception (HTML | PDF)

50G-BASE-R2

100G-BASE-R4

L-Tile et H-Tile

Ethernet 25G Intel Stratix 10 FPGA IP

Voir le guide de l’utilisateur de base IP (| HTML PDF)
Voir le guide de l’utilisateur de l’exemple de conception (HTML | PDF)

25GBASE-SR

10GBASE-R

Reed Solomon (528, 514)

L-Tile et H-Tile

Faible latence 100-Gbps Ethernet Intel FPGA IP
Voir le guide de l’utilisateur de base IP (| HTML PDF)
Voir le guide de l’utilisateur de l’exemple de conception (HTML | PDF)

100G-BASE-R4

Reed Solomon (528, 514)

E-Tile

E-Tile Hard IP for Ethernet Intel FPGA IP Guide de l’utilisateur (HTML | PDF)

E-Tile Hard IP for Ethernet Intel Stratix 10 FPGA IP Design Exemple Guide de l’utilisateur

(| HTML PDF)

100GBASE-KR4 100GBASE-CR4

CAUI-4 CAUI-2

25GBASE-KR 25GBASE-CR

25GBASE-R AUI

Lien du consortium 25GBASE-R

10GBASE-KR 10GBASE-CR

Reed Solomon (528, 514)

Reed Solomon (544, 514)

Famille d’appareils

De base de la PI

Interface électrique

Correction d’erreur de transfert

Protocole de temps de précision 1588

Formation à la négociation automatique / lien

Intel® Arria® 10 GX/GT/SX

Triple Vitesse Ethernet Intel FPGA IP
Voir le guide de l’utilisateur de base IP (| HTML PDF)

10BASE-T 100BASET 1000BASE-T 1000BASE-X

Ethernet à faible latence 10G MAC Intel FPGA IP
Voir le guide de l’utilisateur de base IP (| HTML PDF)
Voir le guide de l’utilisateur de l’exemple de conception (HTML | PDF)

10BASE-T 100BASET 1000BASE-T 1000BASE-X 10GBASE-R NBASE-T MGBASE-T

Firecode FEC

10GBASE-R Intel FPGA IP
Voir le guide de l’utilisateur de base IP (| HTML PDF)

XAUI PHY Intel FPGA IP
Voir le guide de l’utilisateur de base IP (| HTML PDF)

1G/10GbE et 10GBASE-KR PHY Intel FPGA IP
Voir le guide de l’utilisateur de base IP (| HTML PDF)

Ethernet multi-débit 1G/2.5G/5G/10G Ethernet multi-débit PHY Intel FPGA IP
Voir le guide de l’utilisateur de base IP (| HTML PDF)

Faible latence 40 Gbps Ethernet Intel FPGA IP

Voir le guide de l’utilisateur de base IP (| HTML PDF)

Voir le guide de l’utilisateur de l’exemple de conception (HTML | PDF)

40G-BASE-R4

Firecode FEC

Faible latence 100 Gbps Ethernet Intel FPGA IP
Voir le guide de l’utilisateur de base IP (| HTML PDF)
Voir le guide de l’utilisateur de l’exemple de conception (HTML | PDF)

100G-BASE-R10 100G-BASE-R4

Reed Solomon (528, 514)

25 Gbps Ethernet Intel FPGA IP
Voir le guide de l’utilisateur de base IP (| HTML PDF)
Voir le guide de l’utilisateur de l’exemple de conception (HTML | PDF)

25G-BASE-R1

Reed Solomon (528, 514)

50 Gbps Ethernet Intel FPGA IP
Voir le guide de l’utilisateur de base IP (| HTML PDF)
Voir le guide de l’utilisateur de l’exemple de conception (HTML | PDF)

50G-BASE-R2

Famille d’appareils

De base de la PI

Interface électrique

Correction d’erreur de transfert

Protocole de temps de précision 1588

Formation à la négociation automatique / lien

Intel® Cyclone® 10 LP/GX

Triple Vitesse Ethernet Intel FPGA IP
Voir le guide de l’utilisateur de base IP (| HTML PDF)

10BASE-T 100BASET 1000BASE-T 1000BASE-X

Ethernet à faible latence 10G MAC Intel FPGA IP

(Intel Cyclone® 10 GX seulement)
Voir le guide de l’utilisateur de base IP (| HTML PDF)

10GBASE-R

Veuillez vous référer aux guides d’utilisation respectifs pour comprendre et savoir si les différentes fonctionnalités répertoriées dans le tableau ci-dessus s’excluent mutuellement. Par exemple: Intel FPGA IP pour Une faible latence 100 Gbps Ethernet (pour les appareils Intel Arria 10) ne vous permet pas d’activer le RS-FEC et le PTP 1588 simultanément.

2. Flux de conception et intégration IP

Où puis-je trouver des informations sur l’intégration IP?

Reportez-vous à la section Mise en route du guide d’utilisation de base IP choisi. Vous pouvez également consulter les documents suivants pour plus de détails :

Appareils Intel Arria 10

  • AN 735: Intel® FPGA Low Latency Ethernet 10G MAC IP Core Migration Guidelines(HTML | PDF)
  • AN 795: Implementing Guidelines for 10G Ethernet Subsystem Using Low Latency 10G MAC IP Core in Arria® 10 Devices (HTML | PDF)
  • AN 808 : Directives de migration d’Intel Arria® 10 vers Intel Stratix® 10 pour le sous-système Ethernet 10G(html | PDF)

Appareils Intel Stratix 10

  • AN 778: Utilisation de l’émetteur-récepteur Intel Stratix 10 (HTML | PDF)

Appareils Intel Agilex

  • Guide de l’utilisateur d’Intel Agilex General Purpose I/O et LVDS SERDES (| HTML PDF)
  • Guide de l’utilisateur de la configuration Intel Agilex (| HTML PDF)

Quel noyau IP Ethernet dois-je utiliser?

Ip Intel® FPGA pour Ethernet

Le portefeuille Intel FPGA IP for Ethernet contient différents types d’IP pour prendre en charge les débits de données de 10 Mbps à 100 Gbps. Les solutions IP Ethernet englobent le contrôleur d’accès aux médias et le cœur IP PHY, qui comprend à la fois la connexion de support physique (PMA) et la sous-couche de codage physique (PCS). Pour plus d’informations, reportez-vous aux guides d’utilisation suivants :

Appareils Intel Agilex

  • Intel® E-Tile Hard IP for Ethernet Intel FPGA IP Guide de l’utilisateur (html | PDF)
  • Guide de l’utilisateur de l’émetteur-récepteur Intel E-Tile PHY (html | PDF)
  • Outil intel E-Tile Channel Placement Tool TÉLÉCHARGER
  • Fiche technique de l’appareil Intel Agilex (| HTML PDF)

Appareils Intel Stratix 10

  • Guide de l’utilisateur d’Intel FPGA Triple Speed Ethernet IP Core (HTML | PDF)
  • Guide de l’utilisateur d’Intel FPGA Low Latency Ethernet 10G MAC IP Core (HTML | PDF)
  • Intel Stratix 10 1G/2.5G/5G/10G Multi-rate Ethernet PHY IP Core Guide de l’utilisateur (HTML | PDF)
  • Guide de l’utilisateur d’Intel Stratix 10 10GBASE-KR PHY IP Core (| HTML PDF)
  • Intel Stratix 10 Low Latency 40-Gbps Ethernet IP Core Guide de l’utilisateur (| HTML PDF)
  • Intel Stratix 10 Low Latency 100-Gbps Ethernet IP Core Guide de l’utilisateur (HTML | PDF)
  • Intel Stratix 10 E-Tile Hard IP for Ethernet Intel FPGA IP Guide de l’utilisateur (HTML | PDF)
  • Guide de l’utilisateur de l’émetteur-récepteur de tuiles électroniques Intel Stratix 10 PHY (| HTML PDF)
  • Intel Stratix 10 H-Tile Hard IP for Ethernet Intel FPGA IP Guide de l’utilisateur (html | PDF)
  • Guide de l’utilisateur de l’émetteur-récepteur Intel Stratix 10 L- et H-Tile PHY Guide de l’utilisateur (| HTML PDF)
  • Fiche technique de l’appareil Intel Stratix 10 (| HTML PDF)
  • Outil intel E-Tile Channel Placement Tool TÉLÉCHARGER

Appareils Intel Arria 10

  • Guide de l’utilisateur d’Intel FPGA Triple Speed Ethernet IP Core (HTML | PDF)
  • Guide de l’utilisateur d’Intel FPGA Low Latency Ethernet 10G MAC IP Core (HTML | PDF)
  • 25 Gbps Ethernet IP Core Guide de l’utilisateur (| HTML PDF)
  • 50 Gbps Ethernet IP Core Guide de l’utilisateur (| HTML PDF)
  • Guide de l’utilisateur de l’IP Core Ethernet à faible latence 40 Gbps(HTML | PDF)
  • Guide de l’utilisateur d’Ip Core Ethernet à faible latence de 100 Gbps (| HTML PDF)
  • Guide de l’utilisateur de la fonction Ethernet MAC et PHY MegaCore à faible latence de 40 et 100 Gbps(HTML | PDF)

Appareils Intel Cyclone 10

  • Guide de l’utilisateur d’Intel FPGA Triple Speed Ethernet IP Core (HTML | PDF)
  • Guide de l’utilisateur d’Intel FPGA Low Latency Ethernet 10G MAC IP Core (HTML | PDF)

3. Conception du conseil d’administration et gestion de l’énergie

Directives de connexion de broche

Appareils Intel Cyclone 10

  • Directives de connexion de la famille de périphériques Intel Cyclone 10 GX (html | PDF)

Appareils Intel Arria 10

  • Intel Arria 10 GX, GT et SX Directives de connexion de la famille de périphériques (HTML | PDF)

Appareils Intel Stratix 10

Appareils Intel Agilex

  • Directives de connexion de la famille d’appareils Intel Agilex (| HTML PDF)

Lignes directrices sur la conception de la carte

  • Test de disposition de la carte
  • AN 114: Directives de conception de la carte pour les packages d® appareils programmables Intel (| HTML PDF)
  • AN 766: Appareils Intel Stratix 10, Guide de conception de la mise en page de l’interface de signal haute vitesse (HTML | PDF)
  • AN 613: Considérations relatives à la conception de l’empilement de PCB pour les FPGA Intel (| HTML PDF)
  • AN 875: Intel Stratix 10 E-Tile PCB Design Guidelines(HTML | PDF)
  • AN 886: Directives de conception de périphériques Intel Agilex (HTML | PDF)
  • Guide de l’utilisateur d’Intel Agilex Power Management (| HTML PDF)
  • Intel Agilex Device Family High-Speed Serial Interface Signal Integrity Design Guidelines (HTML | PDF)
  • AN 910 : Directives de conception de réseaux de distribution d’énergie Intel Agilex (html | PDF)

Estimateur de puissance précoce

Lignes directrices sur l’énergie thermique

  • AN 787 : Modélisation et gestion thermiques Intel Stratix 10 (| HTML PDF)

Directives de séquençage de l’alimentation

  • AN 692 : Considérations relatives au séquençage de l’alimentation pour les appareils Intel® Cyclone® 10 GX, Intel® Arria® 10, Intel® Stratix® 10 et Intel® Agilex™ Devices (| HTML PDF)

4. Exemples de conception et dessins de référence

Exemples de conception et dessins de référence

Appareils Intel Arria 10

Appareils Intel Stratix 10

  • Ethernet à trois vitesses
  • AN830: Intel FPGA Triple Speed Ethernet et conception de référence de puce PHY embarquée (HTML | PDF)
  • Ethernet 1G/2.5G
  • Exemple de conception Ethernet 1G/2.5G pour Intel Stratix 10
  • Ethernet 10G
  • Exemple d’exemple d’utilisation d’Intel FPGA IP for Low Latency Ethernet 10G MAC guide de conception (HTML | PDF)
  • Ethernet 40G
  • Exemple de guide de l’utilisateur de l’exemple d’utilisation d’Intel FPGA IP pour Ethernet 40 Gbps à faible latence (| HTML PDF)
  • Intel FPGA H-Tile Hard IP pour Ethernet
  • Exemple de conception du guide de l’utilisateur (| HTML PDF)
  • Ethernet 100G
  • Exemple de guide de l’utilisateur de l’exemple d’utilisation d’Intel FPGA IP pour Ethernet 100 Gbps à faible latence (| HTML PDF)
  • E-Tile Hard IP pour Ethernet Intel Stratix 10
  • Guide de l’utilisateur de l’exemple de conception IP FPGA (| HTML PDF)

Appareils Intel Agilex

  • E-Tile Hard IP pour Ethernet Intel Agilex Devices
  • Guide de l’utilisateur de l’exemple de conception IP FPGA (| HTML PDF)

5. Cours de formation et vidéos

Cours de formation

Cours de formation Ethernet

Vidéos

Titre

Désignation des marchandises

Comment la solution système Intel FPGA 1588 fonctionne en mode d’horloge différent

Découvrez la nouvelle conception de référence au niveau du système 1588 d’Intel utilisant à la fois l’IP INTEL FPGA pour MAC Ethernet 10G avec PHY 10G BaseR et le logiciel, qui comprend la pile PTP LinuxPTPv1.5, un préchargeur, un pilote MAC Ethernet de 10 Gbps et un pilote PTP.

Techniques de débogage pour une conception Ethernet Intel FPGA Nios® II - Partie 1

Découvrez les techniques de débogage pour les conceptions de processeurs Ethernet ou Nios II.

Techniques de débogage pour une conception Ethernet Intel FPGA Nios II - Partie 2

Découvrez les techniques de débogage pour les conceptions de processeurs Ethernet ou Nios II.

Comment déboguer le problème de négociation automatique Intel FPGA Triple Speed Ethernet

Apprenez comment utiliser la négociation automatique pour synchroniser des périphériques Ethernet.

Comment mettre au point la question de l’automatique-négociation de TSE

Apprenez comment déboguer les problèmes de synchronisation de liaison Ethernet à trois vitesses.

Comment migrer Intel FPGA Triple Speed Ethernet vers des appareils Arria 10 dans le logiciel Quartus®

Découvrez comment migrer des cœurs IP vers la famille Intel Arria 10 FPGA en utilisant l’IP Intel FPGA pour Ethernet triple vitesse à titre d’exemple.

Migration de l’IP MAC Ethernet 10G hérité vers la nouvelle IP MAC Ethernet 10G à faible latence

En savoir plus sur l’IP Intel FPGA pour MAC Ethernet 10G à faible latence et comment migrer à partir de l’ancienne IP Intel FPGA pour MAC Ethernet 10G.

Fonctionnalités de mise en réseau sous UEFI Shell

Apprenez comment utiliser les fonctionnalités Ethernet sous l’environnement de ligne de commande Exchange Management Shell UEFI après avoir démarré vers la phase DXE.

Scalable 10G MAC + 1G/10G PHY avec 1588 Exemple de conception Démonstration matérielle

Regardez une démonstration sur l’IP Intel FPGA pour MAC Ethernet 10G et l’IP Intel® FPGA pour PHY 1G / 10G avec la fonction IEEE 1588. Découvrez comment effectuer le test matériel de conception et comment modifier le script tcl matériel pour spécifier l’objectif du test.

Intel 2.5G Ethernet IP

Regardez la vidéo 2.5G Ethernet IP Chalk Talk

Autres vidéos

6. Déboguer

Outils

Inspecteur de liaison Ethernet de périphérique Intel Stratix 10

Ethernet Link Inspector se compose de deux sous-outils :

  1. Moniteur de liaison - Vous permet de surveiller en permanence l’état des liaisons Ethernet entre l’appareil Intel Stratix 10 et le partenaire de liaison. Certaines des principales caractéristiques que vous pouvez surveiller sont: Résumé de l’état de la liaison (verrouillage CDR, fréquence récupérée RX, verrouillage d’alignement de voie, etc.) Statistiques de paquet de MAC, statistiques FEC, etc.
  2. Analyse de lien - Vous permet d’avoir la transparence dans la séquence de mise en place de lien (comme l’automatique-négociation, la formation de lien, etc.) ou tout autre événement capturé dans le fichier d’analyseur logique de robinet de signal. Configurez et capturez le fichier Signal Tap Logic Analyzer pour un événement donné, puis utilisez Link Analysis pour importer l’événement capturé et étudier le comportement d’Intel Stratix 10 pendant cette durée d’événement.

Pour accéder à Ethernet Link Inspector pour une version logicielle intel® Quartus® spécifique, veuillez vous référer au tableau ci-dessous.

  • Pour le modèle d’utilisation de support d’IP et de périphérique, référez-vous à la section « 1.2 noyaux et périphériques d’IP pris en charge » dans le guide d’utilisateur approprié d’Inspecteur de liaison Ethernet.

Fichiers d’outils

Version du logiciel Intel Quartus

Guide de l’utilisateur

Intel Stratix 10 Ethernet Link Inspector STP Package pour Intel Quartus Prime 19.1 Pro (cet outil est intégré dans Quartus 19.1+)

Logiciel Intel Quartus 19.1 et supérieur (L, H et E-Tiles)

Guide de l’utilisateur de l’inspecteur de liaison Ethernet Intel Stratix 10 pour Quartus Prime 19.1 Pro

Ethernet Link Inspector Package v4.1

Logiciels Intel Quartus 18.0 à 18.1.2 (L, H et E-Tiles)

Ethernet Link Inspector User Guide v4.1 pour les périphériques Intel Stratix 10

Paquet d’inspecteur de liaison Ethernet v1.1

Logiciel Intel Quartus 17.1 et versions antérieures (L et H-Tiles)

Ethernet Link Inspector User Guide v1.1 pour les périphériques Intel Stratix 10

Notes de mise à jour de base sur la propriété intellectuelle (PI)

Appareils Intel Cyclone 10

  • Notes de mise à jour d’Intel FPGA Triple Speed Ethernet IP Core (| HTML PDF)
  • Notes de mise à jour d’Intel FPGA Low Latency Ethernet 10G MAC IP Core Notes (HTML | PDF)

Appareils Intel Arria 10

  • Notes de mise à jour d’Intel FPGA Triple Speed Ethernet IP Core (| HTML PDF)
  • Notes de mise à jour d’Intel FPGA Low Latency Ethernet 10G MAC IP Core Notes (HTML | PDF)
  • Notes de mise à jour 1G/10G et Backplane Ethernet 10GBASE-KR PHY (| HTML PDF)
  • 1G/2.5G/5G/10G Ethernet multi-débit PHY IP Core Notes de mise à jour (| HTML PDF)
  • Notes de mise à jour du noyau IP 25G Ethernet ( |HTML PDF)
  • Notes de mise à jour du noyau IP Ethernet 40Gbps à faible latence(| HTML PDF)
  • Notes de mise à jour du noyau IP d’Ethernet 100-Gbps à faible latence (| HTML PDF)

Appareils Intel Stratix 10

  • Notes de mise à jour d’Intel FPGA Triple Speed Ethernet IP Core (| HTML PDF)
  • Notes de mise à jour d’Intel FPGA Low Latency Ethernet 10G MAC IP Core Notes (HTML | PDF)
  • Notes de mise à jour d’Intel Stratix 10 10GBASE-KR PHY (| HTML PDF)
  • Notes de mise à jour d’Intel Stratix 10 H-Tile Hard IP pour Ethernet IP Core (HTML | PDF)
  • Notes de mise à jour d’Intel Stratix 10 Low Latency 40-Gbps Ethernet IP Core (html | PDF)
  • Notes de mise à jour d’Intel Stratix 10 Low Latency 100-Gbps Ethernet IP Core Notes(HTML | PDF)
  • Intel Stratix 10 E-Tile Hard IP for Ethernet Intel FPGA IP Release Notes(html | PDF)

Appareils Intel Agilex

  • Notes de mise à jour d’Intel Agilex E-Tile Hard IP pour Ethernet Intel FPGA IP (HTML | PDF)

Solution de base de connaissances

Appareils Intel Cyclone 10

Appareils Intel Arria 10

Appareils Intel Stratix 10

Appareils Intel Agilex

Vous avez encore des questions?

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.